QC-LDPC碼設(shè)計(jì)和分層譯碼器的FPGA實(shí)現(xiàn).pdf

1、LDPC碼自上世紀(jì)90年代被重新認(rèn)識(shí)以來(lái)，由于其接近香農(nóng)極限的糾錯(cuò)能力，適合快速譯碼的優(yōu)點(diǎn)得到人們的廣泛關(guān)注，成為信道編碼領(lǐng)域新的研究熱點(diǎn)，并成為下一代移動(dòng)通信的寵兒。如今，LDPC碼已經(jīng)廣泛應(yīng)用于DVB-S2、CMMB以及Wi-Fi等通信系統(tǒng)。
　　伴隨著LDPC碼研究的發(fā)展，LDPC碼的硬件實(shí)現(xiàn)也得到了快速發(fā)展。早期采用的串行結(jié)構(gòu)和全并行結(jié)構(gòu)都有其明顯的缺點(diǎn)。隨著QC-LDPC碼的提出，充分利用QC-LDPC準(zhǔn)循環(huán)特性的部分并

2、行結(jié)構(gòu)也隨之提出。利用準(zhǔn)循環(huán)特性，部分并行結(jié)構(gòu)在譯碼速度和硬件資源消耗之間進(jìn)行了很好的平衡，使之更適于硬件的實(shí)現(xiàn)和推廣。
　　隨著研究的進(jìn)一步發(fā)展，LDPC碼的譯碼算法也基于原來(lái)的TPMP類算法提出了TDMP算法，同時(shí)提出了適合TDMP算法的分層譯碼結(jié)構(gòu)。分層譯碼結(jié)構(gòu)加快了譯碼算法的收斂速度，同時(shí)減小了算法的復(fù)雜程度，既提高了譯碼速度，又降低了硬件資源消耗。但分層譯碼結(jié)構(gòu)要求LDPC碼的每一個(gè)分層的列權(quán)重不大于1，而CMMB等部分

3、標(biāo)準(zhǔn)的LDPC碼不滿足這一要求。如何使得分層譯碼結(jié)構(gòu)更廣泛的應(yīng)用于各種LDPC碼結(jié)構(gòu)并硬件實(shí)現(xiàn)是本文的研究重點(diǎn)。
　　本文首先介紹了LDPC碼的基本原理，并為QC-LDPC碼的快速編碼器硬件實(shí)現(xiàn)，提出了一種隨機(jī)構(gòu)成QC-LDPC校檢矩陣的方法。
　　然后對(duì)LDPC碼的幾種軟判決譯碼方法的譯碼性能和復(fù)雜性進(jìn)行了分析和軟件仿真。選擇歸一化最小和算法為本文硬件實(shí)現(xiàn)的譯碼算法。通過(guò)軟件仿真確定歸一化最小和算法的修正因子0.8??，運(yùn)

4、算數(shù)據(jù)采用6比特量化。
　　再后對(duì)幾種譯碼結(jié)構(gòu)進(jìn)行了分析，在分層譯碼結(jié)構(gòu)的基礎(chǔ)上進(jìn)行了改進(jìn)，將分層譯碼結(jié)構(gòu)推廣到不可分層LDPC碼。并應(yīng)用這種結(jié)構(gòu)設(shè)計(jì)了針對(duì)3/4碼率，8192碼長(zhǎng)（3,6）規(guī)則不可分層QC-LDPC碼譯碼器的硬件結(jié)構(gòu)。
　　最后利用Verilog硬件語(yǔ)言實(shí)現(xiàn)硬件編程。用QuartusⅡ軟件，選用Altera公司StrtixⅣ系列的EP4SGX180HF35C2器件實(shí)現(xiàn)了譯碼器的布局布線、綜合優(yōu)化。用Mode