多模QC-LDPC譯碼器的研究與實現(xiàn).pdf

1、低密度奇偶校驗(LDPC)碼,是一種性能優(yōu)異的線性分組碼。它擁有稀疏的校驗矩陣,并且可以采用高度并行的譯碼算法達到接近香農(nóng)限的性能。作為目前最有效的差錯控制手段之一,它被廣泛應用于多種通信系統(tǒng)中,例如DVB-S2,802.16e等。在這些標準中,采用的LDPC碼都是具有規(guī)則結(jié)構(gòu)的準循環(huán)低密度奇偶校驗碼(QC-LDPC)。QC-LDPC的準循環(huán)特性降低了LDPC譯碼器實現(xiàn)的復雜度,許多不同結(jié)構(gòu)的單模式譯碼器已經(jīng)實現(xiàn)。然而,在實際中,為了適

2、應不同的場合,通常要求譯碼器能夠適應不同的校驗矩陣和不同的碼率。基于以上背景,本論文對支持多模式的LDPC譯碼器進行了深入的研究。
　　 論文首先介紹了LDPC碼的基本原理以及FPGA開發(fā)流程。之后針對所用的三個LDPC碼型,采用不同的LDPC譯碼算法進行了性能仿真,以選擇硬件所需的算法及定點方案。在確定了譯碼算法和定點方案以后,本文設計了一個通用的多模QC-LDPC譯碼器。譯碼器采用部分并行的譯碼結(jié)構(gòu)來實現(xiàn)譯碼吞吐量性能和占用

3、硬件資源的折中。同時,也采用了Offset BP-Based迭代譯碼算法來降低實現(xiàn)復雜度。基于這個多模譯碼器的結(jié)構(gòu),任意的QC-LDPC碼都可通過matlab生成相應參數(shù),再配置到該譯碼器中實現(xiàn),最少可同時支持3種不同模式實時地進行譯碼。
　　 該譯碼器通過modelsim仿真及硬件實驗板上測試驗證了其正確性,并且對其性能和資源也進行了相應的測試評估。結(jié)果表明,在支持3種不同模式的同時,多模式譯碼器的資源占用只比單模式譯碼器中的