一種765并行度二相置信傳播QC-LDPC譯碼器的設計與實現.pdf

1、LDPC(Low-Density Parity-Check)碼即低密度奇偶校驗碼,是一種由校驗矩陣定義的信道編碼,最早由RobertG. Gallager博士在1963年提出。LDPC碼具有十分突出的優(yōu)秀的性能,同時其譯碼復雜度較低。由于其優(yōu)良的性能, LDPC碼被廣泛的應用于航天遙測、廣播電視通信等領域。LDPC碼的編碼方案很可能會被第四代移動通信系統(tǒng)(4G)所采納,而基于 LDPC的遙測信道編碼技術被已被列為嫦娥二號任務的工程目標和

2、創(chuàng)新技術內容之一,并獲得試驗成功, LDPC已被應用于我國航天領域。隨著LDPC的研究進展不斷取得,相信LDPC碼會被越來越多的研究者所認可,其應用也會越來越廣泛。
　　本文主要研究了QC-LDPC(Quasi-cyclic LDPC)碼的編譯碼算法基于FPGA的設計和實現,主要內容如下:
　　(1)論文簡介了LDPC的背景知識和相關理論,并介紹了LDPC碼常見的編碼和譯碼算法。針對所選定的765并行度二相置信傳播,最大迭代

3、次數30次,偏移量最小和譯碼算法,基于Altera公司FPGA芯片Stratix IV EP4SGX530,設計出 QC-LDPC高速譯碼器整體結構以及各個相關模塊的結構,并運用VerilogHDL語言完成了該方案譯碼器的實現,完成了仿真驗證和綜合工作。
　　(2)同時,針對該譯碼器,設計并實現了相應的編碼器,以搭建編譯碼測試系統(tǒng),完成針對譯碼器的測試。
　　(3)基于所選用的FPGA芯片和二相置信傳播偏移量最小和算法,本論

4、文改進了譯碼器設計中迭代算法實現的調度方案,引入了乒乓操作的思想,同時改進了譯碼信息的存儲系統(tǒng)結構,提高了譯碼器的性能和效率。首先,通過乒乓操作的調度,實現了兩幀碼字交替進行譯碼運算,與常規(guī)方法相比,提高了譯碼硬件的利用率,以較小的硬件代價,使得譯碼效率提高了將近一倍;其次,針對矩陣特點,確定并行度為765,通過增加存儲部分字寬,采用多字寬存儲,極大地提高了FPGA存儲資源的利用效率,每個子存儲器的地址空間中的信息對應于譯碼矩陣中所對應