一種有效QC-LPDC設(shè)計及編譯碼器FPGA實現(xiàn).pdf

1、人們對于通信的質(zhì)量的要求目前正伴隨著通信技術(shù)區(qū)域的飛速發(fā)展不斷的提高。LDPC(低密度奇偶校驗,Low-Density Parity-Check Codes)碼被Gallager在1962年提出,正是由于它的很低的譯碼過程復雜度加上很低的錯誤平底這樣的優(yōu)點,使之變成了現(xiàn)代通信應(yīng)用中的一個被人關(guān)注的焦點。準循環(huán)的低密度奇偶效驗碼作為低密度奇偶校驗碼中的一種特別的結(jié)構(gòu),在結(jié)構(gòu)的設(shè)計方面以及編碼和譯碼算法的實現(xiàn)上,都表現(xiàn)出了和別的低密度奇偶效

2、驗碼不一樣的更好的特性。目前,在許多的通信標準中已經(jīng)成為優(yōu)先考慮的糾錯方案。
　　首先,本文以低密度奇偶校驗結(jié)構(gòu)為背景,引出了一種新的結(jié)構(gòu)——半決定結(jié)構(gòu)的QC-LDPC碼。這種半決定的近似下三角(Approximate Lower Triangular, ALT)結(jié)構(gòu)可提高QC-LDPC碼設(shè)計的靈活性,并且可以提供比雙對角線結(jié)構(gòu)更低的錯誤概率。然后把這種結(jié)構(gòu)的QC-LDPC碼與IEEE802.16e中的QC-LDPC碼結(jié)構(gòu)做了比較

3、,盡管A碼的行重值的順序與IEEE802.16e碼的不相同,這兩個碼的行的非零數(shù)目的總的個數(shù)是一樣的。
　　本文從理論上對該結(jié)構(gòu)的QC-LDPC碼進行了詳細深入的研究,而且在硬件實現(xiàn)上通過現(xiàn)場可編程門陣列(Field Programmable Gates Array,FPGA)對QC-LDPC碼進行仿真設(shè)計。
　　在理論方面,通過比較各種編碼算法,引出該結(jié)構(gòu)QC低密度校驗碼的高效的編碼算法。此外,偏移的最小和的算法與置信算法

4、相比,減小了運算的繁瑣程度,并且存在一個可以靈活調(diào)節(jié)的可歸一化的因子,只要這個因子選取合適就能達到置信傳播算法的性能,所以本文采用偏移的最小和譯碼算法。最后,通過matlab工具高速編碼算法和偏移最小和譯碼算法進行了討論。
　　在硬件方面,選擇了適合兩種編譯碼算法設(shè)計的結(jié)構(gòu):部分并行結(jié)構(gòu)。在QuartusII8.0硬件平臺上,采取Verilog HDL編寫代碼,借助ModelSim仿真工具分別給出了編碼器和譯碼器的FPGA實現(xiàn)方法