QC-LDPC碼的編譯碼器設計.pdf

1、LDPC碼是上世紀60年代問世，90年代興起的一種性能接近香農(nóng)限的編碼方式。目前它的編碼、譯碼、性能測試理論已經(jīng)相當成熟，為了能夠更好的實際應用對它的研究轉移到了硬件實現(xiàn)上。而QC-LDPC碼在保證了誤碼性能優(yōu)異的同時，又由于它的準循環(huán)結構使得編譯碼簡單，從而成為在硬件實現(xiàn)上的適宜碼字。
　　對于QC-LDPC碼的構造多數(shù)是采用基于歐幾里德空間EG-LDPC碼或基于均勻不完全區(qū)組的BIBD-LDPC碼，這兩種碼字各有優(yōu)點。EG-L

2、DPC碼的主要優(yōu)點是碼距比較大，構造方式靈活。本文為了突出設計的譯碼器能夠處理碼長長、碼重大的LDPC碼，構造的是基于EG(3,23)空間的碼長4599，信息位長4227的LDPC碼。這種碼字在610量級的誤碼率距香農(nóng)極限僅不到1dB。
　　QC-LDPC碼的編碼器相比隨機方式形成的LDPC碼硬件實現(xiàn)簡單。文中主要介紹了如何構造具有準循環(huán)形式的生成矩陣，并按照并行、串行編碼給出了三個不同的編碼器，并說明了如何由這三種編碼器結構資源

3、消耗和編碼速度設計出更多的編碼器。最后FPGA實現(xiàn)是用串行編碼方式。
　　譯碼器的主要性能參數(shù)是吞吐量和誤碼率，對于FPGA實現(xiàn)還要考慮資源消耗的問題。本文基于最小和譯碼算法設計了一種并行的層型譯碼結構的譯碼器，由于校驗節(jié)點處理器的個數(shù)可以任意選，當校驗節(jié)點處理器選擇8個時，譯碼吞吐量是可以達到1.6Gbps左右。誤碼率也與軟件仿真出的性能圖差距僅0.4dB，資源消耗也僅不到10％。硬件實現(xiàn)平臺上所采用的FPGA是XILINX的X