基于PZT的高可靠鐵電存儲器關鍵技術研究.pdf

1、鐵電存儲器是將鐵電薄膜與傳統的硅基半導體集成的新一代可擦寫隨機存儲器，具有非易失、低功耗、高速讀寫、長壽命和抗輻照等優(yōu)點，被認為是下一代最具前途的主流存儲器之一。目前，我國對鐵電存儲器的需求十分迫切，而鐵電存儲器的研制是一個高投入的領域，涉及到材料學、微電子學以及輻射加固等交叉學科，目前我國在鐵電存儲器的研制方面仍處于基礎研究階段，尚有大量的關鍵性問題亟待突破與解決。本文圍繞高可靠鐵電存儲器研制領域中若干關鍵技術進行了深入的研究。

2、>　　1．基于國內研制條件，成功實現了完整的鐵電存儲器工藝集成。本文采用射頻磁控濺射法，研究了濺射功率對鋯鈦酸鉛（PZT）鐵電薄膜性能的影響，得到了最佳的濺射功率；研究了退火溫度、保溫時間等對薄膜剩余極化強度、漏電流、結晶取向以及表面形貌等的影響，得到了優(yōu)化的退火條件；突破了小尺寸鐵電電容的刻蝕以及消除刻蝕損傷的技術；研究了PZT鐵電薄膜在不同熱處理環(huán)境下鉛的揮發(fā)性問題以及對底層CMOS器件的影響；研究了還原性氫氣氣氛對薄膜性能的影響及

3、其防護措施；解決了工藝集成過程中薄膜起泡以及開裂等問題，成功完成了鐵電電容工藝與CMOS工藝的集成，為鐵電存儲器的研制奠定了堅實的基礎。
　　2．驗證了修正的鐵電電容模型的適用性。對已有模型進行修正，利用此模型，設計并實驗驗證了2T-2C結構鐵電存儲單元的讀寫電路，分析了鐵電電容與位線電容的匹配性問題。芯片測試結果表明，集成鐵電存儲器單元的讀寫功能正確，不僅成功驗證了鐵電單元存儲過程的有效性和模型的準確性，而且通過調節(jié)位線寄生電容

4、大小，可得到最大讀出信號差(即讀出容差)，因此可用于指導電路設計，提高信號可靠性。在此基礎上，設計和優(yōu)化了1Kbit的并行鐵電存儲器電路并成功流片。該成果為大容量高可靠鐵電存儲器的進一步研制奠定了堅實的基礎。
　　3．實驗研究了一種新結構的非破壞性讀出的鐵電場效應晶體管。利用多晶硅/二氧化硅/硅結構具有良好的界面態(tài)、漏電流小，以及PZT薄膜在Pt電極上具有良好結晶性能的特點，制備了結構為 Pt/PZT/Pt/Ti/Poly-Si/

5、SiO2/Si的鐵電場效應晶體管。測試結果表明，該晶體管在±5V的寫入電壓下，具有1.5V的存儲窗口，開/關電流比大于104，柵極漏電流小于10-13A；其次研究了n溝道鐵電場效應晶體管的鐵電電容與氧化層電容面積比（SOX/SF）對存儲窗口的影響。
　　4．將PZT鐵電薄膜應用到LDMOS器件中，首次實現了高壓功率器件的存儲功能。器件測試結果表明，PZT薄膜不僅使LDMOS器件的耐壓提高了3倍，而且該LDMOS在±10V的柵壓下，

6、具有2.2V的存儲窗口，開/關電流比大于104，表現出良好的存儲功能。
　　5．實驗研究了鐵電存儲器和鐵電場效應晶體管的總劑量輻射效應。結果表明，未加固的鐵電存儲器的抗總劑量能力均低于100krad(Si)。為此，研究了鐵電存儲器抗總劑量的方法。另外，提出并實驗驗證了一種可用于高性能鐵電存儲器設計的加固型NPN管。測試結果表明，在總劑量為100krad(Si)的輻射條件下，所制備的加固型 NPN管輻照后的電流增益比常規(guī)結構的同比高

7、10％~20%，有效提高了器件的抗總劑量能力，這種加固措施可用于BiCMOS工藝的高性能鐵電存儲器的設計。
　　6．分析了鐵電存儲器單粒子翻轉的機理，提出了一種抗單粒子的鐵電存儲器讀出電路器件結構，通過采用部分絕緣硅技術在器件敏感節(jié)點引入部分埋氧層，同時采用PN結埋層的方法，可有效降低單粒子瞬態(tài)電流脈沖時間和大小，減少積累電荷，降低積累電荷對鐵電電容電荷的影響，提高鐵電存儲器抗單粒子效應的能力，而且可避免自熱效應。另外，提出了一種