版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著CMOS工藝技術(shù)的快速發(fā)展,芯片的集成度越來(lái)越高,更多的功能模塊被集成到同一個(gè)芯片上,構(gòu)成系統(tǒng)芯片或硅上系統(tǒng),且其工作頻率已經(jīng)達(dá)到吉赫茲,時(shí)鐘偏差成為實(shí)現(xiàn)高速、高性能數(shù)字系統(tǒng)的瓶頸,尤其是各種低功耗技術(shù)的應(yīng)用,給大規(guī)模芯片中實(shí)現(xiàn)最小時(shí)鐘偏差的時(shí)鐘分布提出新的挑戰(zhàn)。因此,延時(shí)鎖定環(huán)被廣泛地用在數(shù)字信號(hào)處理器、多核系統(tǒng)芯片、微處理器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器接口和專用集成電路中,以解決時(shí)鐘偏差和時(shí)鐘生成的問(wèn)題。
目前延時(shí)鎖定環(huán)可
2、以分為全模擬、全數(shù)字和混合模式三大類。模擬延時(shí)鎖定環(huán)采用連續(xù)可調(diào)的壓控延時(shí)線,當(dāng)系統(tǒng)達(dá)到鎖定狀態(tài)時(shí),輸入時(shí)鐘和輸出時(shí)鐘之間的靜態(tài)相位差比較小,另外,由于是全定制設(shè)計(jì),其功耗和面積也比較小。但是模擬延時(shí)鎖定環(huán)的噪聲容限比較小,容易受到工藝變化、電源噪聲等工作環(huán)境的影響。全數(shù)字延時(shí)鎖定環(huán)具有鎖定速度快,抵抗工藝、電源、溫度、負(fù)載變化能力強(qiáng),易于集成和工藝節(jié)點(diǎn)移植、適合于低壓、低功耗設(shè)計(jì)等的優(yōu)點(diǎn),但是其鎖定時(shí)的靜態(tài)相位差比全模擬延時(shí)鎖定環(huán)的大
3、。混合模式的延時(shí)鎖定環(huán)綜合了全模擬和全數(shù)字延時(shí)鎖定環(huán)的優(yōu)點(diǎn),但是數(shù)字信號(hào)會(huì)對(duì)模擬信號(hào)產(chǎn)生比較大的干擾,使其難以集成。
隨著CMOS工藝特征尺寸的持續(xù)縮小,延時(shí)單元具有更好的延時(shí)分辨率,使全數(shù)字延時(shí)鎖定環(huán)鎖定后可以具有更小的靜態(tài)相位差和抖動(dòng)。因此適合于低壓、低功耗設(shè)計(jì)的全數(shù)字延時(shí)鎖定環(huán)成為工業(yè)界和學(xué)術(shù)界研究的熱點(diǎn),其可以分為采用線性搜尋算法的移位寄存器式全數(shù)字延時(shí)鎖定環(huán)和計(jì)數(shù)器式全數(shù)字延時(shí)鎖定環(huán)以及采用二元搜尋算法的逐次逼近
4、寄存器式延時(shí)鎖定環(huán)兩類。逐次逼近寄存器式全數(shù)字延時(shí)鎖定環(huán)由于采用二元非線性搜尋算法,可以達(dá)到很快的鎖定速度而備受青睞。
傳統(tǒng)的逐次逼近寄存器式全數(shù)字延時(shí)鎖定環(huán)存在鎖定時(shí)間沒(méi)有理論極限值短、諧波鎖定和死鎖等問(wèn)題。雖然有一些研究者對(duì)其進(jìn)行了改進(jìn),但是都沒(méi)有同時(shí)很好地解決這三個(gè)問(wèn)題,因此本文研究的重點(diǎn)是尋找一種改進(jìn)方案能同時(shí)解決這三個(gè)問(wèn)題,設(shè)計(jì)并實(shí)現(xiàn)具有鎖定速度快、無(wú)諧波鎖定和死鎖現(xiàn)象的新型全數(shù)字逐次逼近寄存器式延時(shí)鎖定環(huán),以滿
5、足低功耗系統(tǒng)芯片和高性能微處理器芯片時(shí)鐘分布的需求。
新型全數(shù)字逐次逼近寄存器式延時(shí)鎖定環(huán)采用可復(fù)位延時(shí)單元構(gòu)成數(shù)控延時(shí)線,在參考時(shí)鐘信號(hào)進(jìn)入延時(shí)線之前,所有延時(shí)單元被復(fù)位清除到邏輯低電平,使反饋時(shí)鐘信號(hào)在每個(gè)時(shí)鐘周期結(jié)束時(shí)能正確地反應(yīng)延時(shí)線對(duì)時(shí)鐘信號(hào)的影響,從而使逐次逼近寄存器控制器的工作頻率和系統(tǒng)輸入時(shí)鐘的頻率一致,提高鎖定速度到理論極值,同時(shí)消除諧波鎖定現(xiàn)象,并降低功率消耗。通過(guò)在傳統(tǒng)窗口檢測(cè)相位比較器之前加入時(shí)鐘信
6、號(hào)脈沖寬度展寬電路,使其能配合可復(fù)位數(shù)控延時(shí)線正確有效地工作。通過(guò)增加重啟電路模塊,并改進(jìn)傳統(tǒng)逐次逼近寄存器控制器終止電路模塊,使新型控制器具有重新按照二元搜索算法快速鎖定的特點(diǎn),有效地解決了傳統(tǒng)逐次逼近寄存器式延時(shí)鎖定環(huán)的死鎖問(wèn)題。
最后,選用工業(yè)界中使用的主流電子設(shè)計(jì)自動(dòng)化工具搭建了實(shí)現(xiàn)平臺(tái),采用中芯國(guó)際集成電路制造有限公司的CMOS0.18um1P6M工藝在該平臺(tái)上高效地實(shí)現(xiàn)了新型全數(shù)字逐次逼近寄存器式延時(shí)鎖定環(huán)。在
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字逐次逼近寄存器延時(shí)鎖定環(huán)的設(shè)計(jì).pdf
- 新型逐次逼近寄存器延時(shí)鎖定環(huán)的設(shè)計(jì).pdf
- 寬范圍全數(shù)字逐次逼近寄存器延時(shí)鎖定的設(shè)計(jì).pdf
- 全數(shù)字延時(shí)鎖定環(huán)的研究與實(shí)現(xiàn).pdf
- 高精度逐次逼近寄存器型ADC關(guān)鍵子電路研究設(shè)計(jì).pdf
- 基于串聯(lián)寄存器和純輪換寄存器構(gòu)造de Bruijn序列的研究.pdf
- 實(shí)驗(yàn)數(shù)碼寄存器
- 移位寄存器
- 數(shù)字實(shí)驗(yàn)六 移位寄存器及其應(yīng)用
- 寄存器堆的設(shè)計(jì).pdf
- FPGA內(nèi)全數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì).pdf
- 移位寄存器71669
- 移位寄存器66874
- 移位寄存器70889
- 基于SAR結(jié)構(gòu)的新型延時(shí)鎖定環(huán)的研究與實(shí)現(xiàn).pdf
- 雙向移位寄存器
- 相連多寄存器組體系結(jié)構(gòu)上的寄存器分配技術(shù).pdf
- 移位寄存器66798
- 移位寄存器及其應(yīng)用
- 基于龍芯Ⅰ的全局寄存器分配研究.pdf
評(píng)論
0/150
提交評(píng)論