高精度逐次逼近寄存器型ADC關(guān)鍵子電路研究設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器(ADC)作為模擬信號與數(shù)字信號之間的橋梁，是數(shù)據(jù)轉(zhuǎn)換技術(shù)中不可缺少的重要組成部分，因其應(yīng)用場景差異，衍生出不同架構(gòu)的ADC種類。其中，逐次逼近寄存器型(SAR) ADC因?yàn)榻Y(jié)構(gòu)簡單，占用面積小，功耗低等優(yōu)點(diǎn)，被廣泛應(yīng)用于中高精度轉(zhuǎn)換器市場。隨著半導(dǎo)體工藝不斷進(jìn)步，晶體管特征尺寸減小，SAR ADC被廣泛應(yīng)用于低壓低功耗領(lǐng)域中。結(jié)構(gòu)上，SARADC的組成單元相對簡單，模擬模塊主要包括比較器電路(Comparator)，數(shù)模轉(zhuǎn)換

2、電路(DAC);數(shù)字模塊包括逐次逼近型控制邏輯(SA Logic)和開關(guān)控制電路。本文工作主要集中于比較器和數(shù)模轉(zhuǎn)換器的精度、速度方面的改善，具體如下:
　　(1)在Cadence IC5141環(huán)境下，采用ST65nm CMOS工藝，優(yōu)化并設(shè)計(jì)了適用于高精度（12位）SARADC的動(dòng)態(tài)比較器，采用前置運(yùn)算放大器級聯(lián)動(dòng)態(tài)比較器的結(jié)構(gòu)，實(shí)際工作頻率為500MHz，最大工作頻率為3GHz。利用設(shè)計(jì)軟件及Mentor Graphic公司的

3、Caliber工具進(jìn)行了電路和版圖設(shè)計(jì)、DRC/LVS驗(yàn)證、及前/后仿真。仿真結(jié)果表明，在電源電壓1V條件下，等效輸入噪聲為75uV，滿足12位SAR ADC精度要求。輸入失調(diào)電壓達(dá)到3.2mV。
　　(2)相同軟件環(huán)境和工藝下，設(shè)計(jì)了一款差分輸出型6位電阻鏈?zhǔn)紻AC，采用外部基準(zhǔn)供電，動(dòng)態(tài)范圍可調(diào)。正負(fù)基準(zhǔn)電壓分別為525mV和475mV，設(shè)計(jì)精度(LSB)達(dá)到78uV，建立時(shí)間15ns，微分非線性指標(biāo)(DNL)正負(fù)最大值+0.