高精度SAR ADC自校準技術研究與關鍵電路設計.pdf

1、逐次逼近型（SAR）模數(shù)轉換器（ADC）相比于其他類型的ADC，具備結構簡單、功耗低、面積小的優(yōu)勢，被廣泛應用于手持設備、移動終端和物聯(lián)網傳感器網絡中。隨著技術發(fā)展，系統(tǒng)往往對SAR ADC的精度提出了更高的要求（12bit以上）。但芯片制造過程中的誤差，將傳統(tǒng)SAR ADC的精度限制在10bit左右。為了達到高精度（12bit以上）的目的，需要改進電路結構或者采用校準技術。
　　本文針對提高SAR ADC精度，從電路結構和校準技

2、術兩方面展開研究。在電路結構方面，提出了一種三段式的主數(shù)模轉換器（DAC）結構，在滿足SAR工作原理的前提下，進一步縮小主DAC陣列的面積開銷，同時也減小電容失配，提高ADC線性度，還降低整體功耗。在校準技術方面，完成了一種具備擴展性的自校準技術，該校準技術分為兩部分：校準算法和校準DAC。校準算法以數(shù)字電路的形式實現(xiàn)，控制整個ADC的校準和轉換，主要是完成在上電初期獲取誤差信息，然后在正常轉換階段將由誤差信息得到的校準碼補償回DAC，

3、達到校準的目的；校準DAC的作用是獲取誤差電壓和回補校準電壓，它由多段相同的子陣列并聯(lián)組成，該校準DAC結構不僅可以提高校準效率，還可根據(jù)不同應用需求調節(jié)校準精度和量程。該校準技術可以通過改變校準DAC中子陣列的數(shù)量實現(xiàn)其精度的擴展，使得該校準技術可以適用于不同精度的SAR ADC設計。
　　論文在此基礎上，基于Global Foundry0.35μm混合信號CMOS工藝，完成一款帶自校準的14bit、500kS/s SAR AD