慣導(dǎo)組件的計(jì)算機(jī)檢測(cè)技術(shù)研究.pdf

1、本文設(shè)計(jì)了一種以單片機(jī)和FPGA為核心，可以對(duì)慣導(dǎo)組件輸出的脈沖進(jìn)行實(shí)時(shí)采集、處理的檢測(cè)系統(tǒng)。利用串口與上位機(jī)進(jìn)行數(shù)據(jù)傳輸，使用VHDL語(yǔ)言對(duì)FPGA芯片內(nèi)部電路進(jìn)行設(shè)計(jì)，具有編程靈活、高速寬范圍測(cè)頻及穩(wěn)定性好的特點(diǎn)。
　　 論文詳細(xì)描述了ALTERA公司FLEX10K系列的FPGA器件和ATMEL公司的AVRAtmega128單片機(jī)；著重介紹其內(nèi)部的USART總線協(xié)議及通信方式；探討了本課題的整體設(shè)計(jì)方案，其中包含硬件和軟件兩

2、個(gè)方面的內(nèi)容；深入介紹硬件電路的搭建以及FPGA內(nèi)邏輯控制和脈沖計(jì)數(shù)模塊的設(shè)計(jì)，討論AVR單片機(jī)程序設(shè)計(jì)和測(cè)控計(jì)算機(jī)顯示及存儲(chǔ)界面的設(shè)計(jì)，以及對(duì)測(cè)試數(shù)據(jù)的精度進(jìn)行了分析和總結(jié)。
　　 硬件電路的設(shè)計(jì)主要包含單片機(jī)與FPGA的接口設(shè)計(jì)、電源供電模塊、FPGA內(nèi)部的計(jì)數(shù)單元與邏輯控制的設(shè)計(jì)、單片機(jī)與上位機(jī)之間的接口設(shè)計(jì)。本課題選用了EPF10K20TC144-4U型號(hào)的FPGA芯片作為脈沖計(jì)數(shù)的核心器件，對(duì)慣導(dǎo)組件輸出的脈沖進(jìn)行采集

3、；選用AVR Atmega128-16AU芯片作為數(shù)據(jù)處理和傳輸?shù)闹骺匦酒?。單片機(jī)與測(cè)控計(jì)算機(jī)之間的控制芯片使用美信公司MAX系列的MAX232芯片。在軟件編程方面，F(xiàn)PGA程序在MAXPLUSⅡ平臺(tái)上使用VHDL語(yǔ)言進(jìn)行編寫；使用C語(yǔ)言編寫單片機(jī)程序；使用VC++6.0來(lái)編寫測(cè)控計(jì)算機(jī)應(yīng)用程序。
　　 本課題所設(shè)計(jì)的測(cè)試系統(tǒng)能夠?qū)T導(dǎo)組件輸出的12路脈沖信號(hào)進(jìn)行測(cè)試，脈沖頻率計(jì)數(shù)范圍可以達(dá)到1Hz～1.6MHz，誤差小于10-