游標(biāo)型時間數(shù)字轉(zhuǎn)換器的研究與設(shè)計.pdf

1、隨著科學(xué)技術(shù)發(fā)展對時間精密量化要求的不斷提高,基于時鐘滴答的傳統(tǒng)量化技術(shù)已經(jīng)無法滿足人們的需求。與此同時,伴隨微電子技術(shù)的成熟和對抽頭延遲線理論的深入研究,促使了時間數(shù)字轉(zhuǎn)換器(TDC)的出現(xiàn)。TDC由于能夠達到皮秒量級的分辨率,不僅被廣泛應(yīng)用于高能物理、空間科學(xué)、航空航天等高科技領(lǐng)域,還為模擬 IC領(lǐng)域中高速低功耗 ADC、高性能頻率綜合器等的設(shè)計開辟了全新的思路。因而,對于高精度TDC的研究有著重要意義。
　　論文在深入分析了

2、不同結(jié)構(gòu)的TDC的性能基礎(chǔ)上，采用環(huán)形游標(biāo)型結(jié)構(gòu)設(shè)計實現(xiàn)了一款 TDC。環(huán)形游標(biāo) TDC因其轉(zhuǎn)換精度高、動態(tài)范圍大而備受研究者青睞。論文首先介紹了環(huán)形游標(biāo)TDC的工作原理,并建立了系統(tǒng)級Verilog-A模型。根據(jù)模型仿真結(jié)果及對系統(tǒng)非理想因素校正分析之后,設(shè)計了包括雙DLL自校正電路在內(nèi)的整個系統(tǒng)。在輸入端采用預(yù)處理邏輯單元,解決了時間間隔信號沿的識別和導(dǎo)向問題,避免了信號的錯誤追趕;設(shè)計了全對稱、自復(fù)位的雙沿時間比較器,實現(xiàn)了對周期

3、信號追趕的鑒別;加入微相位差檢測電路和冗余設(shè)計結(jié)構(gòu),解決了輸入端信號的偽一致和計數(shù)器錯誤現(xiàn)象;采用濾除偽“01”寄存器塊和“001”檢測邏輯,解決了溫度計碼的異步效應(yīng)和“氣泡”效應(yīng);設(shè)計了基于雙DLL結(jié)構(gòu)的校正電路,實現(xiàn)了系統(tǒng)測量過程中對延遲單元延時的校正。
　　采用SMIC0.35μm CMOS混合工藝對各個模塊及整體電路進行了仿真。仿真結(jié)果表明該TDC有效分辨率在13.5ps,動態(tài)范圍可達190ns,達到設(shè)計要求,完成了預(yù)期目