雷達(dá)信號處理算法的硬件實現(xiàn).pdf

1、如今雷達(dá)技術(shù)之所以能夠取得快速的發(fā)展，非常重要的一個原因就是數(shù)字信號處理技術(shù)在雷達(dá)系統(tǒng)中的應(yīng)用。自從現(xiàn)場可編程門陣列(FPGA)出現(xiàn)后，就以其特有的優(yōu)勢迅速在數(shù)字信號處理中獲得了廣泛的應(yīng)用。因此，雷達(dá)信號處理中的很多算法都是通過FPGA來實現(xiàn)的。
　　 本文重點(diǎn)研究了脈沖壓縮和單脈沖測角的原理，列舉出幾種常用的實現(xiàn)方法，并比較它們之間的特點(diǎn)。在此基礎(chǔ)上，分別選擇時域?qū)崿F(xiàn)的方法以及振幅和差單脈沖測角算法，運(yùn)用verilog硬件描述

2、語言設(shè)計出了脈沖壓縮算法和單脈沖測角算法的FPGA代碼。
　　 脈沖壓縮算法的實現(xiàn)結(jié)構(gòu)主要是由寄存器，乘法IP核等組成。其數(shù)據(jù)處理流程是將輸入的數(shù)據(jù)存入寄存器中，然后通過乘法IP核和加法運(yùn)算來完成卷積運(yùn)算，得到脈沖壓縮的結(jié)果。
　　 單脈沖測角算法的實現(xiàn)結(jié)構(gòu)主要是由寄存器、脈沖壓縮模塊和除法器模塊構(gòu)成。其數(shù)據(jù)處理流程是將輸入的“差信號”與“和信號”分別存入兩組寄存器中，然后通過脈沖壓縮模塊對其進(jìn)行脈沖壓縮處理，并將脈沖壓