適用于高性能計(jì)算節(jié)點(diǎn)的多核系統(tǒng)協(xié)同優(yōu)化設(shè)計(jì).pdf

1、隨著集成電路技術(shù)的發(fā)展和進(jìn)步，片上多核處理器芯片的高度集成化和縮微化給片上多核處理器系統(tǒng)的發(fā)展帶來(lái)一個(gè)不可多得的機(jī)遇:系統(tǒng)的各個(gè)層次和構(gòu)件（接口協(xié)議、高速緩存、互連網(wǎng)絡(luò)等）可以進(jìn)行跨層次的協(xié)同優(yōu)化設(shè)計(jì)。本論文面向未來(lái)高端系統(tǒng)的計(jì)算節(jié)點(diǎn)，從多核任務(wù)調(diào)度、存儲(chǔ)子系統(tǒng)、片上互連網(wǎng)絡(luò)三個(gè)方面探索片上多核處理器的優(yōu)化設(shè)計(jì)方法，提出未來(lái)高端系統(tǒng)多核處理器節(jié)點(diǎn)的解決方案。
　　首先，本文提出了一種基于主從式實(shí)時(shí)操作系統(tǒng)的多核異構(gòu)調(diào)度器，用來(lái)高效

2、地管理片上多核系統(tǒng)。操作系統(tǒng)作為應(yīng)用程序和硬件的中間層，其效率對(duì)整個(gè)片上多核系統(tǒng)的性能有很大的影響。為了讓?xiě)?yīng)用程序能夠充分利用片上多核系統(tǒng)的資源，需要考慮負(fù)載平衡、存儲(chǔ)一致性、任務(wù)同步等問(wèn)題。本文通過(guò)分析并行編程模型和執(zhí)行模式，面向片上多核操作系統(tǒng)的優(yōu)化設(shè)計(jì)，提出了一種基于主從式實(shí)時(shí)操作系統(tǒng)的多核異構(gòu)任務(wù)調(diào)度器，其主要特性包括:1）簡(jiǎn)潔、明晰的接口協(xié)議，配合數(shù)據(jù)流并行編程模型，方便程序員編寫(xiě)并行程序;2）任務(wù)調(diào)度器與代理執(zhí)行器兩者相互分

3、工配合，高效率地管理運(yùn)行在片上多核系統(tǒng)上的并行程序;3）利用任務(wù)分類策略，簡(jiǎn)化了任務(wù)調(diào)度的流程;采用專用的控制子網(wǎng)用于同步消息的傳輸，加速了任務(wù)同步，減少了任務(wù)調(diào)度的開(kāi)銷。仿真結(jié)果表明，在1個(gè)主控核配合8個(gè)加速器核的多核系統(tǒng)配置下，采用本文提出的多核異構(gòu)調(diào)度器，多核系統(tǒng)提升了16％的并行程序加速比，并具有良好的可擴(kuò)展性。
　　其次，本文提出了一種線程感知的自調(diào)數(shù)據(jù)預(yù)取引擎來(lái)優(yōu)化片上多核處理器的存儲(chǔ)子系統(tǒng)。在多核處理器系統(tǒng)中運(yùn)行的各

4、線程之間，通常會(huì)共享末級(jí)緩存和片外存儲(chǔ)器。數(shù)據(jù)預(yù)取請(qǐng)求會(huì)帶來(lái)額外的共享緩存和存儲(chǔ)帶寬的競(jìng)爭(zhēng)及沖突，這些競(jìng)爭(zhēng)和沖突會(huì)降低應(yīng)用程序的執(zhí)行效率，并且限制了系統(tǒng)的擴(kuò)展性。本文通過(guò)分析多線程應(yīng)用中共享資源的競(jìng)爭(zhēng)情況，提出了線程感知的自適應(yīng)數(shù)據(jù)預(yù)取引擎，其主要特性包括:1）采用運(yùn)行時(shí)的線程分類指導(dǎo)機(jī)制，對(duì)數(shù)據(jù)預(yù)取引擎進(jìn)行動(dòng)態(tài)調(diào)整，以減少共享資源的競(jìng)爭(zhēng);2）采用一種預(yù)取過(guò)濾機(jī)制，避免預(yù)取導(dǎo)致的線程間數(shù)據(jù)無(wú)效化;3）采用關(guān)鍵線程加速機(jī)制，用于預(yù)測(cè)以及加

5、速位于程序最長(zhǎng)執(zhí)行路徑上的關(guān)鍵線程。64路片上多核模擬器的仿真結(jié)果表明:相比于基準(zhǔn)多模式數(shù)據(jù)預(yù)取引擎，本文提出的線程感知的自調(diào)數(shù)據(jù)預(yù)取引擎可以減少7％的線程間共享數(shù)據(jù)無(wú)效化，同時(shí)減少6％的線程同步平均等待時(shí)間;與不采用預(yù)取機(jī)制的結(jié)果相比，本文提出的數(shù)據(jù)預(yù)取引擎可以節(jié)省18％的執(zhí)行時(shí)間。
　　最后，本文提出了一種面向光電互連系統(tǒng)的仿真方法來(lái)支持光電互連網(wǎng)絡(luò)的精確模擬以及多核系統(tǒng)的整體仿真。光互連技術(shù)具有時(shí)延低、傳輸帶寬大、功耗開(kāi)銷少

6、等優(yōu)點(diǎn)。本文通過(guò)對(duì)光電器件的獨(dú)立精確建模，以及器件庫(kù)與功能模型、時(shí)序模型和成本模型協(xié)同工作，實(shí)現(xiàn)了光電互連網(wǎng)絡(luò)的精確模擬;通過(guò)對(duì)多線程編程的支持，擴(kuò)展了仿真規(guī)模，實(shí)現(xiàn)了256核光電互連系統(tǒng)的周期級(jí)精確仿真。通過(guò)仿真實(shí)驗(yàn)，分析了256節(jié)點(diǎn)時(shí)不同分簇大小對(duì)于網(wǎng)絡(luò)功耗、時(shí)延等性能參數(shù)的影響，提出了未來(lái)片上光電互連網(wǎng)絡(luò)的優(yōu)化方向。
　　本論文提出的多核處理器優(yōu)化設(shè)計(jì)方法，達(dá)到了降低多核任務(wù)調(diào)度開(kāi)銷、減少線程間共享數(shù)據(jù)沖突的目的，提高了操作