基于FPGA的語音識別技術研究.pdf

1、許多已有的語音識別系統(tǒng)都是基于計算機軟件的。但現(xiàn)在很多應用卻要求體積壓縮，方便攜帶和低功耗。所以基于集成電路的語音識別專用芯片有廣闊的發(fā)展空間。當前語音芯片都采用以DSP為核心的結構，費用高，設計缺乏靈活性，很難進一步提高處理性能。FPGA(Field-Programmable Gate Array，現(xiàn)場可編程門陣列)具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費用低、用戶可定義功能及可重復編程和擦寫等許多優(yōu)點，可以實現(xiàn)高性能并行

2、算法。 本文主要研究的就是用FPGA來實現(xiàn)語音識別算法。主要工作包括： 研究并實踐了數(shù)字處理算法的多種FPGA設計方法--VLSI結構的設計方法；硬件DSP的Matlab建模設計方法；IP核設計方法等。運用這些方法，設計實現(xiàn)了一些基礎運算功能的硬件實現(xiàn)，并用于語音識別算法。 語音識別的前端處理及硬件實現(xiàn)。包括預加重，分幀，加窗和端點檢測。采用了基于能量變遷的語音的端點檢測方法。并在該方法上改進，采用實時分幀，不但

3、能夠?qū)崿F(xiàn)實時的端點檢測，還具有一定的抗噪性。 語音特征提取及其硬件設計。采用Mel頻標倒譜參數(shù)(Mel FrequencyCepstrum Coefficient，MFCC)，充分模擬了人的聽覺特性，具有較高的識別性能和抗噪能力。該參數(shù)計算主要包括快速傅立葉變換(FFT)、三角濾波、取對數(shù)和離散余弦變換(DCT)等過程。本文在每個過程的硬件結構上都進行了巧妙的設計，提高了速度和效率：FFT中針對實數(shù)的FFT做了硬件結構的改進減少

4、了FFT點數(shù)，使速度提高了約40％；三角濾波器將其中心頻率轉(zhuǎn)化為頻譜中對應點，提高了運算效率；取對數(shù)中用了查表和線性插值結合的方法，提高了精度。最后提出了三級流水計算MFCC參數(shù)的硬件結構，進一步加快了MFCC參數(shù)計算。矢量量化硬件設計中采用與最小值比較的方法來提高碼本的搜索速度。 Viterbi識別算法及其硬件實現(xiàn)。采用隱馬爾可夫(HMM)來進行聲音建模和匹配。HMM在計算量和存儲量上被認為是最有效的方法。在Viterbi識別