基于FPGA的語(yǔ)音識(shí)別技術(shù)研究.pdf

1、許多已有的語(yǔ)音識(shí)別系統(tǒng)都是基于計(jì)算機(jī)軟件的。但現(xiàn)在很多應(yīng)用卻要求體積壓縮，方便攜帶和低功耗。所以基于集成電路的語(yǔ)音識(shí)別專(zhuān)用芯片有廣闊的發(fā)展空間。當(dāng)前語(yǔ)音芯片都采用以DSP為核心的結(jié)構(gòu)，費(fèi)用高，設(shè)計(jì)缺乏靈活性，很難進(jìn)一步提高處理性能。FPGA(Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)具有功耗低、體積小、集成度高、速度快、開(kāi)發(fā)周期短、費(fèi)用低、用戶(hù)可定義功能及可重復(fù)編程和擦寫(xiě)等許多優(yōu)點(diǎn)，可以實(shí)現(xiàn)高性能并行

2、算法。 本文主要研究的就是用FPGA來(lái)實(shí)現(xiàn)語(yǔ)音識(shí)別算法。主要工作包括： 研究并實(shí)踐了數(shù)字處理算法的多種FPGA設(shè)計(jì)方法--VLSI結(jié)構(gòu)的設(shè)計(jì)方法；硬件DSP的Matlab建模設(shè)計(jì)方法；IP核設(shè)計(jì)方法等。運(yùn)用這些方法，設(shè)計(jì)實(shí)現(xiàn)了一些基礎(chǔ)運(yùn)算功能的硬件實(shí)現(xiàn)，并用于語(yǔ)音識(shí)別算法。 語(yǔ)音識(shí)別的前端處理及硬件實(shí)現(xiàn)。包括預(yù)加重，分幀，加窗和端點(diǎn)檢測(cè)。采用了基于能量變遷的語(yǔ)音的端點(diǎn)檢測(cè)方法。并在該方法上改進(jìn)，采用實(shí)時(shí)分幀，不但

3、能夠?qū)崿F(xiàn)實(shí)時(shí)的端點(diǎn)檢測(cè)，還具有一定的抗噪性。 語(yǔ)音特征提取及其硬件設(shè)計(jì)。采用Mel頻標(biāo)倒譜參數(shù)(Mel FrequencyCepstrum Coefficient，MFCC)，充分模擬了人的聽(tīng)覺(jué)特性，具有較高的識(shí)別性能和抗噪能力。該參數(shù)計(jì)算主要包括快速傅立葉變換(FFT)、三角濾波、取對(duì)數(shù)和離散余弦變換(DCT)等過(guò)程。本文在每個(gè)過(guò)程的硬件結(jié)構(gòu)上都進(jìn)行了巧妙的設(shè)計(jì)，提高了速度和效率：FFT中針對(duì)實(shí)數(shù)的FFT做了硬件結(jié)構(gòu)的改進(jìn)減少

4、了FFT點(diǎn)數(shù)，使速度提高了約40％；三角濾波器將其中心頻率轉(zhuǎn)化為頻譜中對(duì)應(yīng)點(diǎn)，提高了運(yùn)算效率；取對(duì)數(shù)中用了查表和線(xiàn)性插值結(jié)合的方法，提高了精度。最后提出了三級(jí)流水計(jì)算MFCC參數(shù)的硬件結(jié)構(gòu)，進(jìn)一步加快了MFCC參數(shù)計(jì)算。矢量量化硬件設(shè)計(jì)中采用與最小值比較的方法來(lái)提高碼本的搜索速度。 Viterbi識(shí)別算法及其硬件實(shí)現(xiàn)。采用隱馬爾可夫(HMM)來(lái)進(jìn)行聲音建模和匹配。HMM在計(jì)算量和存儲(chǔ)量上被認(rèn)為是最有效的方法。在Viterbi識(shí)別