一種降低片上多核系統(tǒng)緩存訪問延遲的方法.pdf

1、片上多核處理器(Chip Multiprocessor，CMP)將多個簡單的處理核心集成到一個物理芯片上，相對復雜的單核處理器設計而言可以更加有效的利用片上資源，有利于發(fā)掘應用中線程級并行性。CMP的體系結(jié)構(gòu)特征決定了其具有功耗低、設計和驗證簡單等優(yōu)點。因此CMP成為處理器在今后一段時間內(nèi)發(fā)展的趨勢。為CMP系統(tǒng)中的多個處理核心提供與其計算能力匹配的數(shù)據(jù)傳輸是CMP系統(tǒng)面臨的主要問題，緩存系統(tǒng)設計作為該問題的主要解決方案成為CMP系統(tǒng)研

2、究的熱點之一。
　　 共享型的二級緩存設計可以更加有效的利用片上緩存，具有較低的缺失率，是CMP系統(tǒng)緩存設計的主要選擇。NUCA實現(xiàn)的共享型二級緩存設計在邏輯上共享地址空間，但是物理上由多個二級緩存模塊組成，該方式的緩存設計可以提供較高的片上緩存訪問帶寬，避免了單一的二級緩存成為CMP系統(tǒng)的瓶頸。但是NUCA實現(xiàn)的共享型二級緩存的平均訪問延遲很大程度依賴于數(shù)據(jù)在緩存模塊之間的分布。
　　 本文提出了一種基于進程調(diào)度對NU

3、CA實現(xiàn)的緩存設計訪問延遲進行優(yōu)化的方案(Cache Access Latency Optimization Scheme based on Process Scheduling，CaLoSPS)。CaLoSPS方案通過添加硬件計數(shù)器實現(xiàn)對應用訪問緩存規(guī)律的收集。CaLoSPS方案在操作系統(tǒng)已有基礎上對調(diào)度模塊進行改動，增加了針對緩存訪問規(guī)律的中粒度調(diào)度模塊。中粒度調(diào)度模塊以應用對緩存模塊的訪問規(guī)律作為輸入，根據(jù)緩存訪問規(guī)律對進程進行調(diào)

4、度，并將進程遷移到距離其經(jīng)常訪問的緩存模塊較近的處理核心上執(zhí)行從而降低進程訪問緩存的平均延遲。
　　 CaLoSPS方案根據(jù)進程對緩存的訪問規(guī)律對進程調(diào)度和遷移，可以降低CMP系統(tǒng)中處理核心訪問緩存的平均延遲。同時，CaLoSPS方案減少了數(shù)據(jù)在片上網(wǎng)絡中的傳遞。仿真結(jié)果表明，CaLoSPS方案可以將緩存訪問延遲平均降低10.65％，對某些特定基準測試程序最高可以降低25.89％；對片上互連網(wǎng)絡的延遲平均可以降低19.59％，對