基于CORDIC算法直接數(shù)字頻率合成器研究.pdf_第1頁
已閱讀1頁，還剩47頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、直接數(shù)字頻率合成器(DDFS)是一種關(guān)鍵的數(shù)字化技術(shù)，在通信領(lǐng)域被廣泛應(yīng)用。直接數(shù)字頻率合成器可以產(chǎn)生所需要的各種頻率波形，有良好的高頻特性，快速變頻，低成本等優(yōu)點。傳統(tǒng)的直接數(shù)字頻率合成器是根據(jù)查表方法來設(shè)計的，在硬件上需要大量的儲存器，無法實現(xiàn)高精度輸出，并且存在功耗高、硬件面積大、速度慢等問題。無法滿足現(xiàn)在高速數(shù)字化設(shè)計的要求。
　　 針對這些問題，本文從算法上進(jìn)行了改進(jìn)，結(jié)合坐標(biāo)旋轉(zhuǎn)計算機(CORDIC)結(jié)構(gòu)可以直接計算

2、三角函數(shù)的特點，設(shè)計出一種不需要存儲表的直接數(shù)字頻率合成器。合成器具有五個模塊:相位累加器、弧度轉(zhuǎn)換器、正余弦產(chǎn)生器、輸出轉(zhuǎn)換器、特殊乘法器。在設(shè)計過程中，運用Matlab語言對五個模塊在算法上進(jìn)行程序編寫和驗證。硬件上用Verilog語言進(jìn)行編寫，并通過FPGA實現(xiàn)。硬件仿真結(jié)果顯示，設(shè)計的直接數(shù)字頻率合成器可以同時輸出16位元的正余弦波，共用寄存器614個，輸出頻率可達(dá)250MHZ。利用Matlab讀取FPGA硬件輸出數(shù)據(jù)，計算出無

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論