2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩71頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、在電力電子開關(guān)變換器數(shù)字化共模噪聲抑制系統(tǒng)中,一個(gè)重要環(huán)節(jié)就是共模噪聲的評估。由于共模噪聲電流振蕩頻率很高,基于DSP的采樣控制很難滿足要求。本文提出了用FPGA作為主要器件、以能量為指標(biāo)的共模噪聲評估技術(shù)。所提方案中,F(xiàn)PGA可完成對高速AD芯片的采樣控制、讀取采樣值、計(jì)算共模電流的噪聲能量值并將該值反饋給DSP。
   本文的主要內(nèi)容有:共模變壓器的設(shè)計(jì),硬件電路的設(shè)計(jì),F(xiàn)PGA功能設(shè)計(jì),以及FPGA的配置和調(diào)試。欲采集共模

2、電流信號,首先需要設(shè)計(jì)共模變壓器,將主電路輸入端的共模電流通過耦合,轉(zhuǎn)化為電壓信號,才能進(jìn)行模數(shù)轉(zhuǎn)換和共模信號采樣。共模變壓器的設(shè)計(jì)與制作是共模噪聲檢測的關(guān)鍵內(nèi)容之一,在此處,共模變壓器采用磁性元件的一般設(shè)計(jì)原則及公式設(shè)計(jì)的。硬件電路的設(shè)計(jì)包括器件選擇和FPGA電路板的設(shè)計(jì):選擇MAX1448作為本系統(tǒng)所用A/D芯片,F(xiàn)PGA器件選擇EP1C3T144C8。設(shè)計(jì)線路板需要考慮一些高速信號電路設(shè)計(jì)的問題。FPGA功能設(shè)計(jì)在本系統(tǒng)中采用自下

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論