基于RSA和Eflash的安全SOC設(shè)計.pdf

1、隨著網(wǎng)絡(luò)通信技術(shù)的不斷進步以及手持智能終端的迅速普及,信息安全成為SoC設(shè)計中必須要考慮的問題。在安全SoC的設(shè)計中,必須要考慮兩個問題:首先是要具備一定的加解密功能；其次是要有完整的機制確保芯片內(nèi)數(shù)據(jù)的安全。在信息的傳輸和處理中,往往需要進行加解密運算,因此需要芯片具有一定的加解密功能。片上的非易失存儲器中,往往存儲著體現(xiàn)產(chǎn)品競爭力的核心算法或者是加解密的密鑰,必須有完整的機制確保這些數(shù)據(jù)的安全性。本文所設(shè)計的SoC(代號ARES)正

2、是著力于解決這兩個問題。本文的主要研究內(nèi)容和創(chuàng)新點包括:
　　 本文基于AMBA總線協(xié)議,設(shè)計了由多條AHB總線組成的總線矩陣結(jié)構(gòu),結(jié)合支持多條總線并行訪問的片上靜態(tài)存儲器系統(tǒng),為ARES提供了高的總線帶寬。
　　 本文基于基-64的蒙哥馬利算法,設(shè)計了高速可配的RSA硬件加速器.提出了一種高速的模乘器流水結(jié)構(gòu)和對應(yīng)的可配存儲結(jié)構(gòu)。通過五級流水線的并行運算和存儲器的靈活配置,可以高效的實現(xiàn)256位到2048位的RSA運算

3、,能有效滿足加解密功能需求。同時,采用了時鐘關(guān)斷和操作數(shù)隔離技術(shù),有效的降低了RSA加速器的動態(tài)功耗。
　　 本文提出了一種有效的安全控制機制，利用嵌入式閃存(Eflash)斷電后能保存數(shù)據(jù)的特性,提出了一種有效的JTAG開關(guān)的機制,滿足正常調(diào)試功能的同時,確保了入侵者不能通過JTAG接口獲取芯片內(nèi)信息。結(jié)合RSA加速器和Eflash,設(shè)計了一種在支持在線更新模式下的安全機制。這一安全機制能確保從外部存儲器下載芯片更新程序時的安