并行邏輯模擬中樂觀同步機(jī)制的研究.pdf

1、邏輯模擬在設(shè)計(jì)新系統(tǒng)的過程中起著重要作用，通過計(jì)算機(jī)進(jìn)行模擬可以實(shí)時(shí)反饋輸出結(jié)果，及早發(fā)現(xiàn)潛在的問題，進(jìn)而縮短設(shè)計(jì)周期，降低研發(fā)成本。但是隨著物理系統(tǒng)的規(guī)模越來越大，復(fù)雜程度越來越高，傳統(tǒng)的單機(jī)串行模擬在模擬效率上難以適應(yīng)實(shí)際需求。并行邏輯模擬通過分散模擬工作量到并行機(jī)或者網(wǎng)絡(luò)的多個(gè)節(jié)點(diǎn)來減少模擬時(shí)間，被視為解決模擬速度問題的有效途徑。而在影響模擬性能的因素中，各并行子系統(tǒng)之間的同步問題是直接影響并行模擬性能的關(guān)鍵因素之一。 本

2、文對(duì)并行邏輯模擬中的同步問題進(jìn)行研究。主要介紹并行邏輯模擬的相關(guān)概念和研究現(xiàn)狀，討論并行離散事件模擬模型PDES(ParallelDiscreteEventSimulation)的建立，分析并行模擬中的同步機(jī)制，重點(diǎn)研究其中的樂觀同步機(jī)制的機(jī)理和實(shí)現(xiàn)方法，回退策略中的消息取消方法等，討論其優(yōu)缺點(diǎn)，并提出一種新的實(shí)現(xiàn)樂觀同步機(jī)制的消息取消方法——相關(guān)性消息取消。測(cè)試結(jié)果表明，在同樣的軟、硬件環(huán)境和測(cè)試數(shù)據(jù)下，通過和其他方法進(jìn)行比較，該方法