基于門級的并行邏輯模擬研究與實現(xiàn).pdf

1、邏輯模擬是電子設(shè)計自動化(Electronic Design Automation-EDA)的重要組成部分,通過軟件模擬來驗證設(shè)計是否在功能和性能上達(dá)到預(yù)期的要求.隨著集成電路復(fù)雜性的日益提高,傳統(tǒng)的單機模擬器在模擬效率上已難以滿足設(shè)計者的要求,為了提高模擬的速度,有學(xué)者提出了并行邏輯模擬的概念,試圖通過分散模擬工作量到多個計算節(jié)點上來減少模擬時間.然而,對并行邏輯模擬至今仍在探索之中,如果我們能夠抓住機遇,在并行邏輯模擬上有所突破,則

2、必將提高我國在集成電路設(shè)計領(lǐng)域的競爭力,并對我國EDA的發(fā)展產(chǎn)生重要的推動作用.作者在對并行邏輯模擬的研究過程中,建立了一個基于門級的并行邏輯模擬系統(tǒng),它能夠?qū)τ肰HDL(VHSIC Hardware Description Language)描述的門級電路模型進(jìn)行模擬.在開發(fā)該系統(tǒng)之前,作者參與了MCS8051 IP(Intellectual Property)核的研究項目,為深入理解VHDL和數(shù)字電路的行為奠定了基礎(chǔ).在編譯部分,用

3、語法分析自動生成工具集PCCTS實現(xiàn)了對門級VHDL代碼的詞法和語法分析,并經(jīng)過語義處理之后,生成一種模擬用的數(shù)據(jù)格式.在此過程中充分利用了PCCTS的自動產(chǎn)生功能,簡化了編譯模塊的實現(xiàn)過程.在模擬部分,首先,作者引入三種電路劃分算法,并對其中的錐劃分算法進(jìn)行了改進(jìn).然后針對門級電路的特點和編譯后生成的數(shù)據(jù)格式設(shè)計了模擬模塊,在其中采用了事件驅(qū)動模擬算法,并對事件驅(qū)動模擬算法進(jìn)行了改進(jìn).在同步算法方面,作者對本系統(tǒng)中使用的一種樂觀異步協(xié)