劃分在并行VHDL模擬中的研究與實(shí)現(xiàn).pdf

1、模擬是使用硬件描述語(yǔ)言(HDL)設(shè)計(jì)數(shù)字電路中非常關(guān)鍵的一個(gè)步驟,通過(guò)軟件模擬可以實(shí)時(shí)反饋設(shè)計(jì)結(jié)果,使用戶發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題.隨著集成電路設(shè)計(jì)的復(fù)雜程度越來(lái)越高,原有傳統(tǒng)串行模擬器在模擬效率上難以適應(yīng)規(guī)模不斷擴(kuò)大的集成電路的設(shè)計(jì)要求.模擬成為大規(guī)模集成電路設(shè)計(jì)的一個(gè)瓶頸.并行模擬通過(guò)分散模擬工作量到并行機(jī)或者網(wǎng)絡(luò)的多個(gè)節(jié)點(diǎn)來(lái)減少模擬時(shí)間,被視為用來(lái)解決模擬速度問(wèn)題的有效途徑之一.并行VHDL(Very High Speed Integ

2、rated Circuit Hardware Description Language)模擬性能受多種因素影響,其中電路劃分是直接影響并行VHDL模擬性能的主要因素.研究出一個(gè)好的劃分方案和算法是提高并行模擬系統(tǒng)的性能的必要條件.本文介紹了并行VHDL模擬的概念,并分析了劃分算法對(duì)并行VHDL模擬性能的影響以及影響劃分算法性能的幾種因素.根據(jù)上面的分析,研究已有的靜態(tài)劃分方案,針對(duì)其缺點(diǎn)進(jìn)行了改進(jìn),提出了一種新的基于并行VHDL模擬的劃