基于硬件描述語言的并行邏輯模擬系統(tǒng)研究與實(shí)現(xiàn).pdf

1、在使用硬件描述語言設(shè)計(jì)數(shù)字電路的過程中，模擬是一個(gè)非常重要的環(huán)節(jié)。模擬可以實(shí)時(shí)反饋設(shè)計(jì)結(jié)果，使用戶發(fā)現(xiàn)設(shè)計(jì)中存在的問題。但是隨著集成電路設(shè)計(jì)規(guī)模和復(fù)雜度的不斷增長，傳統(tǒng)的串行模擬方法日益成為設(shè)計(jì)中的瓶頸。并行模擬由于在提高模擬速度方面具有巨大的潛力，得到了越來越多的關(guān)注。 并行邏輯模擬是指基于并行離散事件的模擬模型，此模型通過分散模擬工作量到并行或分布式計(jì)算機(jī)的多個(gè)節(jié)點(diǎn)上并行執(zhí)行以減少總的模擬時(shí)間。并行邏輯模擬主要針對電路如何進(jìn)

2、行有效劃分，電路劃分算法對并行模擬的效果和速度的直接影響等方面開展研究。在傳統(tǒng)使用的靜態(tài)劃分算法無法使電路劃分達(dá)到最優(yōu)效果時(shí)，需要對靜態(tài)劃分算法進(jìn)行改進(jìn)并引入動態(tài)負(fù)載平衡技術(shù)，使其在模擬過程中可根據(jù)各個(gè)結(jié)點(diǎn)的狀況進(jìn)行劃分和動態(tài)負(fù)載調(diào)整，使各節(jié)點(diǎn)的負(fù)載達(dá)到平衡，從而提高電路模擬性能和速度，并最終建立一個(gè)高效穩(wěn)定可靠的適合于超大規(guī)模集成電路設(shè)計(jì)的并行邏輯模擬系統(tǒng)。 本文采用并行和邏輯模擬技術(shù)，完成了以下工作： (1)提出了并

3、行邏輯模擬的研究思路，通過分散模擬工作量到并行機(jī)的多個(gè)處理器或普通工作站網(wǎng)絡(luò)，減少了模擬時(shí)間，并提出了前端編譯模塊設(shè)計(jì)思想和實(shí)現(xiàn)方法。 (2)提出了一種新的相關(guān)性消息取消方法。該方法在對并行邏輯模擬中的樂觀同步機(jī)制和實(shí)現(xiàn)方法研究的基礎(chǔ)上，通過回退策略中的消息取消方法實(shí)現(xiàn)相關(guān)性消息取消。 (3)提出了一種靜態(tài)劃分與分配相結(jié)合的并行邏輯模擬劃分方法。該方法通過解決并行邏輯模擬中的負(fù)載平衡，節(jié)省了資源，提高了并行邏輯模擬性能。