片上網(wǎng)絡(luò)開發(fā)驗證平臺的研究.pdf

1、集成電路的制造技術(shù)在不停地發(fā)展，單個硅片上可以容納的晶體管數(shù)越來越多，已經(jīng)達(dá)到了數(shù)十億門級。這樣巨大的晶體管容量滿足了設(shè)計復(fù)雜的多處理器系統(tǒng)芯片(MPSoC)的需要。在集成電路制造工藝進(jìn)入深亞微米級別后，連線延時超過了門延時，成為電路延時的最主要因素。這使得芯片不能再采用單一時鐘，因為時鐘信號穿越整個芯片需要數(shù)個周期，而且時鐘歪斜變得不可控?？梢圆捎萌之惒骄植客?GALS)的方案來解決這個問題。近年來，片上網(wǎng)絡(luò)(NoC)結(jié)構(gòu)被提出并

2、應(yīng)用于多處理器系統(tǒng)芯片的IP互連。片上網(wǎng)絡(luò)結(jié)構(gòu)很好地實現(xiàn)了全局異步局部同步的設(shè)計思想?；谄暇W(wǎng)絡(luò)結(jié)構(gòu)的多處理器系統(tǒng)芯片可以廣泛地應(yīng)用于不同的領(lǐng)域。 針對系統(tǒng)芯片的片上網(wǎng)絡(luò)發(fā)展趨勢，本文論述了一個用于多處理器系統(tǒng)芯片片上網(wǎng)絡(luò)設(shè)計和驗證的開放性平臺——NoCOP(Network-on-Chip()pen Platform)平臺。NoCOP平臺主要由軟件子平臺、硬件子平臺、設(shè)計方法學(xué)、可重用的軟件模塊和可重用的硬件IP組成。

3、 NoCOP軟件子平臺通過一種層次化的通信結(jié)構(gòu)和NoCOP硬件子平臺相連。采用層次化通信結(jié)構(gòu)的一個好處是，高層應(yīng)用不必關(guān)心底層的通信細(xì)節(jié)，從而簡化了為平臺開發(fā)新應(yīng)用的過程。本文將指令集模擬器(ISS)移植到層次化通信結(jié)構(gòu)上，不僅可以實現(xiàn)對片上系統(tǒng)的軟件和硬件驗證，還增強(qiáng)了NoCOP軟件子平臺的可編程能力。 NoCOP硬件子平臺以FPGA為核心，最高可以達(dá)到約2百萬ASIC邏輯門的設(shè)計容量。NoCOP硬件子平臺采用12層的PCB，

4、在設(shè)計過程中遵循高速電路設(shè)計的原則。NoCOP硬件子平臺上有豐富的硬件資源，并特別針對視頻應(yīng)用設(shè)計了支持HDTV1080P的視頻輸入輸出接口。通過高速擴(kuò)展插槽，可以連接到更多的硬件資源，還可以實現(xiàn)多個NoCOP硬件子平臺的互連，從而提供更大的邏輯容量。 作為NoCOP平臺的一部分，本文設(shè)計了一系列可重用的片上網(wǎng)絡(luò)組件，如交換開關(guān)、拓?fù)浣Y(jié)構(gòu)、路由算法和通信協(xié)議等。在設(shè)計過程中，比較了不同的實現(xiàn)方案。其中交換開關(guān)在SMIC 0.18