基于FPGA的高速3DES加密芯片的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著信息技術(shù)的發(fā)展，計(jì)算機(jī)的應(yīng)用越來越廣泛，網(wǎng)絡(luò)信息安全問題也隨之愈顯突出，并逐漸成為人們不容忽視的一個問題。而信息加密作為信息安全中一個最為有力的武器，正在發(fā)揮著重要的作用。
　　 DES(Data Encryption Standard)加密算法從成為加密標(biāo)準(zhǔn)到今天，已被運(yùn)用到十分廣泛的領(lǐng)域，但隨著科技的發(fā)展，其已經(jīng)被證實(shí)為不安全的算法。但其算法的延伸，即3DES算法的出現(xiàn)，極好地彌補(bǔ)了DES算法不安全的缺陷。利用3DES算

2、法來替換DES算法無需對原系統(tǒng)做太大改動，這樣既可提高系統(tǒng)的安全性，又可利用原有的資源進(jìn)行更新再利用，進(jìn)而提高資源的利用效率。而FPGA以其功能強(qiáng)大、開發(fā)過程投資少、周期短、保密性好、可反復(fù)修改和開發(fā)工具智能化等特點(diǎn)成為當(dāng)今可編程邏輯器件電路設(shè)計(jì)領(lǐng)域首選的器件之一，因此，應(yīng)用FPGA來設(shè)計(jì)和實(shí)現(xiàn)3DES算法具有重大的現(xiàn)實(shí)意義和廣闊的發(fā)展前景。本文致力于設(shè)計(jì)一種基于FPGA的高速3DES加密系統(tǒng)。
　　 本文對3DES密碼算法的硬

3、件設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了深入研究。為了保證系統(tǒng)能夠?qū)崿F(xiàn)高速，本文在分析和研究算法原理的基礎(chǔ)上，結(jié)合DES/3DES加密算法的特征，采用了全流水線結(jié)構(gòu)設(shè)計(jì)，提高了系統(tǒng)的時鐘頻率和吞吐量。根據(jù)此實(shí)現(xiàn)方案，本文提出了基于3DES算法的加/解密集成電路的一系列設(shè)計(jì)方法，包括3DES加密芯片的體系結(jié)構(gòu)設(shè)計(jì)方法以及各個子模塊的電路設(shè)計(jì)方法，并結(jié)合FPGA的特點(diǎn)對各子模塊進(jìn)行了詳細(xì)分析，解決了3DES算法設(shè)計(jì)中高速實(shí)現(xiàn)的硬件實(shí)現(xiàn)問題，使系統(tǒng)的整體加解密速度