基于FPGA的高速傳輸接口的設計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩47頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、隨著高速網(wǎng)絡的不斷發(fā)展，網(wǎng)絡設備的處理帶寬和吞吐量與日俱增。這對數(shù)據(jù)傳輸接口設計的要求越來越高，難度也越來越大，無論是采取并行傳輸方式還是串行傳輸方式，都面臨著巨大的挑戰(zhàn)。
　　 目前高速并行接口設計大多使用基于系統(tǒng)包接口協(xié)議第四級第二版(SPI4.2協(xié)議，System Packet Interface Protocol level 4，phase 2)的專利軟核(Intellectual Property Core)，雖然省去

2、了SPI4.2協(xié)議的解析過程，但是這些專利軟核價格昂貴，靈活性差，不利于調(diào)試；廣泛應用于高速串行接口設計的是Xilinx公司推出的Aurora串行傳輸協(xié)議，該協(xié)議對數(shù)據(jù)幀格式的定義并不十分合理，會產(chǎn)生一定的資源浪費。
　　 本文結合10G光纖網(wǎng)數(shù)據(jù)包監(jiān)控系統(tǒng)的設計需求，提出一種基于FPGA(Field Programmable Gate Array)實現(xiàn)的，滿足高速率、高效率、高靈活性、低開銷的接口設計方案。在該方案中高速并行接

3、口設計部分，沒有使用現(xiàn)有的專利軟核實現(xiàn)SPI4.2協(xié)議的解析，而是自行設計，在311MHz時鐘域把數(shù)據(jù)包從SPI4.2協(xié)議規(guī)定的傳輸格式轉(zhuǎn)換為系統(tǒng)內(nèi)部需要的格式；并且修改了常用的異步FIFO設計方案，使其更適應當前系統(tǒng)的工作環(huán)境。在高速串行傳輸接口設計部分，首先對Aurora協(xié)議做出改進，合理設計幀格式，提高網(wǎng)絡帶寬利用率；其次，調(diào)用Xilinx公司推出的Rocket I/O收發(fā)器，實現(xiàn)串行數(shù)據(jù)的高速傳輸；此外，引入同步、可靠性檢測、流

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論