基于FPGA高速通用串行接口的設(shè)計與應(yīng)用.pdf

1、伴隨數(shù)字信號處理技術(shù)的快速發(fā)展，數(shù)據(jù)吞吐量與日俱增，給數(shù)據(jù)傳輸帶來了新的挑戰(zhàn)。高速串行傳輸系統(tǒng)的出現(xiàn)在一些領(lǐng)域取代了并行數(shù)據(jù)傳輸，提高了傳輸速率，降低了系統(tǒng)成本和設(shè)計難度。采用FPGA為核心的通用高速串行接口模式已經(jīng)逐漸成為實現(xiàn)高速數(shù)字信號處理平臺的重要實現(xiàn)手段。
　　本文的主要研究內(nèi)容如下：
　　首先，較為詳細(xì)的介紹了Xilinx公司FPGA芯片內(nèi)置的高速串行接口——吉比特收發(fā)器(GTP)。從其應(yīng)用領(lǐng)域，到內(nèi)部結(jié)構(gòu)，再到工

2、作原理，闡述了Xilinx FPGA內(nèi)置的吉比特收發(fā)器適用于高速串行傳輸應(yīng)用。對Xilinx公司的GTP設(shè)計和使用的原理、配置方法進(jìn)行了簡單介紹，并利用仿真平臺對 GTP的設(shè)計思路和結(jié)果進(jìn)行了詳實地驗證。
　　其次，依托RapidIO協(xié)議的基本內(nèi)容，提供了基于Xilinx FPGA的SRIO接口設(shè)計的原理，并給出了基于 SRIO為接口的高速信號處理系統(tǒng)的設(shè)計思路，通過構(gòu)建SRIO通用硬件測試平臺，對SRIO的多種工作模式進(jìn)行了仿真

3、、測試。驗證了基于FPGA的SRIO接口的系統(tǒng)設(shè)計，并對基于SRIO高速接口的性能進(jìn)行了詳實的分析和測試。
　　之后，基于PCI Express協(xié)議給出了基于PCI-E接口的內(nèi)存設(shè)備的設(shè)計思路，通過搭建PCI Express硬件測試平臺，對其的數(shù)據(jù)讀寫操作進(jìn)行了相關(guān)測試。驗證了基于FPGA的PCI Express接口的系統(tǒng)設(shè)計，并對基于PCI Express高速接口的性能進(jìn)行了分析與測試。
　　最后，以SATA協(xié)議多層結(jié)構(gòu)為

4、基礎(chǔ)，闡述了基于Xilinx公司的FPGA的SATA控制器設(shè)計的原理，并給出了基于SATA的硬盤主控制器的設(shè)計思路，通過搭建SATA硬件測試平臺，對其的數(shù)據(jù)讀寫操作進(jìn)行了相關(guān)測試。驗證了基于FPGA的SATA接口的系統(tǒng)設(shè)計，并對基于SATA高速接口的性能進(jìn)行了分析與測試。
　　本文通過FPGA平臺實現(xiàn)了多種高速串行傳輸系統(tǒng)，詳述了系統(tǒng)設(shè)計思路，并提供了相關(guān)測試與驗證。設(shè)計中，采用基于FPGA的高速串行傳輸系統(tǒng)，可以簡化設(shè)計，降低成