基于AMBA總線的DES-3_DES算法IP核的研究與設(shè)計(jì).pdf

1、隨著信息化及網(wǎng)絡(luò)化的發(fā)展,如何保證信息傳輸?shù)陌踩猿蔀樨酱鉀Q的問(wèn)題。加密技術(shù)作為最安全、可靠的保護(hù)機(jī)制成為信息安全工作的核心所在。DES算法作為科學(xué)密碼學(xué)發(fā)展歷程中應(yīng)用最廣、最成功的算法,目前仍廣泛應(yīng)用于衛(wèi)星通信、國(guó)防安全、通信保護(hù)、商業(yè)金融等領(lǐng)域,其加強(qiáng)版三重DES算法通過(guò)增加密鑰長(zhǎng)度提高了原算法的安全強(qiáng)度,克服了DES算法被攻擊的危險(xiǎn)。
　　 本文以“基于高性能DSP處理器的音視頻SoC設(shè)計(jì)”項(xiàng)目為依托,按照典型的IP核設(shè)

2、計(jì)流程,采用Synopsys公司推出的全新數(shù)字EDA設(shè)計(jì)平臺(tái)完成了具有標(biāo)準(zhǔn)AMBA總線接口的DES/3_DES IP核的設(shè)計(jì)。該IP核支持DES、三重DES兩種算法下的加解密操作,加解密速率分別達(dá)到1.6Gbits/s、615Mbits/s,滿足大部分系統(tǒng)分組數(shù)據(jù)處理的需求。設(shè)計(jì)中采用算法直接映射模塊與狀態(tài)機(jī)循環(huán)控制模塊分開(kāi)設(shè)計(jì)的思路,利用控制模塊中可配置參數(shù)的不同設(shè)置達(dá)到用一個(gè)硬件運(yùn)算模塊實(shí)現(xiàn)不同算法、不同模式下運(yùn)算的目的,增強(qiáng)了該I

3、P核在不同應(yīng)用環(huán)境下的可移植性與靈活性,同時(shí)專(zhuān)門(mén)設(shè)計(jì)了奇偶校驗(yàn)?zāi)K和弱密鑰檢測(cè)模塊對(duì)密鑰進(jìn)行檢測(cè),有效地加強(qiáng)了算法的安全強(qiáng)度,此外該IP核具有三個(gè)中斷輸出信號(hào),可以在SoC中通過(guò)中斷系統(tǒng)和硬件DMA請(qǐng)求獲得良好的系統(tǒng)集成。
　　 基于AHB總線完成了模塊級(jí)功能驗(yàn)證及驗(yàn)證測(cè)試點(diǎn)分析,利用芯片級(jí)驗(yàn)證平臺(tái)進(jìn)行了基于覆蓋率驅(qū)動(dòng)的功能驗(yàn)證,結(jié)果表明覆蓋率可以達(dá)到99％以上,同時(shí)采用形式化驗(yàn)證工具Formality對(duì)設(shè)計(jì)進(jìn)行了等效性驗(yàn)證,保

4、證了邏輯綜合前后設(shè)計(jì)的一致性,最后搭建FPGA原型驗(yàn)證板完成FPGA原型驗(yàn)證,利用硬件平臺(tái)驗(yàn)證了設(shè)計(jì)的功能正確性。
　　 最后利用TSMC65nm CMOS工藝庫(kù)進(jìn)行了邏輯綜合并利用局部門(mén)控時(shí)鐘插入技術(shù)進(jìn)行了低功耗設(shè)計(jì),結(jié)果表明所設(shè)計(jì)IP核動(dòng)態(tài)功耗僅為377.6314uw,面積僅為22661.28um2。采用125℃、1.08V的最差工作條件對(duì)設(shè)計(jì)進(jìn)行了時(shí)序驗(yàn)證,結(jié)果表明在500MHz主頻下滿足時(shí)序要求且最長(zhǎng)關(guān)鍵路徑與設(shè)計(jì)分析一