片上10比特40兆赫茲流水線A-D轉(zhuǎn)換器設(shè)計(jì).pdf

1、隨著集成電路設(shè)計(jì)和生產(chǎn)工藝的飛速發(fā)展，集成電路已經(jīng)進(jìn)入系統(tǒng)級芯片(SoC)階段。在通信、視頻處理等混合信號系統(tǒng)中，高速、低功耗A/D轉(zhuǎn)換器是一個十分關(guān)鍵的部分。與其他結(jié)構(gòu)相比較，流水線(PipelinedArchitecture)A/D轉(zhuǎn)換器結(jié)構(gòu)的特點(diǎn)是既能實(shí)現(xiàn)高速又能實(shí)現(xiàn)相當(dāng)高的分辨率。本設(shè)計(jì)采用0.18um1P6MCMOS混合信號生產(chǎn)工藝，實(shí)現(xiàn)轉(zhuǎn)換精度為10比特、轉(zhuǎn)換速率為40MHz的A/D轉(zhuǎn)換器。 在流水線A/D轉(zhuǎn)換器設(shè)計(jì)

2、中，為了盡量降低功耗和面積，并實(shí)現(xiàn)1.8V低電源供電，以及兼顧高速的要求，整個A/D轉(zhuǎn)換器由9級子級電路串聯(lián)組成，每級1.5比特，并采用級間調(diào)節(jié)方案，根據(jù)各級電路的指標(biāo)要求設(shè)計(jì)子級電路，從而實(shí)現(xiàn)了低功耗，同時通過采用數(shù)字校正電路降低對比較器的精度要求，使之更容易實(shí)現(xiàn)。采樣保持電路的設(shè)計(jì)是流水線A/D電路設(shè)計(jì)的關(guān)鍵，本文根據(jù)A/D轉(zhuǎn)換器指標(biāo)要求，通過對A/D轉(zhuǎn)換器的誤差分析，推導(dǎo)出運(yùn)放的增益和帶寬設(shè)計(jì)指標(biāo)。 在電路和版圖設(shè)計(jì)后期，