10位20MS-s嵌入式流水線結(jié)構(gòu)A-D轉(zhuǎn)換器設(shè)計(jì).pdf

1、模數(shù)轉(zhuǎn)換器(A/D轉(zhuǎn)換器)是信號(hào)數(shù)字化處理的關(guān)鍵接口部件，它的性能優(yōu)劣直接影響和制約整個(gè)電子系統(tǒng)的品質(zhì)，因此，設(shè)計(jì)一個(gè)合乎要求的A/D轉(zhuǎn)換器，對(duì)于系統(tǒng)整體性能的實(shí)現(xiàn)起到至關(guān)重要的作用。A/D轉(zhuǎn)換器結(jié)構(gòu)設(shè)計(jì)方案有多種，其中流水線型(Pipeline)A/D轉(zhuǎn)換器能夠?qū)崿F(xiàn)速度和精度之間最好的折衷，電路結(jié)構(gòu)非常適于CMOS集成工藝制作，已經(jīng)成為CMOS工藝高性能A/D轉(zhuǎn)換器實(shí)現(xiàn)的常用方案。因此，如何實(shí)現(xiàn)高速、高精度流水線型A/D轉(zhuǎn)換器仍然是近

2、年來(lái)人們關(guān)注的熱點(diǎn)。本論文獨(dú)立設(shè)計(jì)了一種10位，每級(jí)1.5位，采樣速率為20MSPS的流水線型結(jié)構(gòu)A/D轉(zhuǎn)換器，并進(jìn)行了流片驗(yàn)證。論文主要完成了以下工作：1、論文在充分文獻(xiàn)調(diào)研的基礎(chǔ)上，確定流水線結(jié)構(gòu)A/D轉(zhuǎn)換器作為研究重點(diǎn)，構(gòu)架出A/D轉(zhuǎn)換器的系統(tǒng)結(jié)構(gòu)，并且引入誤差進(jìn)行系統(tǒng)仿真，得出了系統(tǒng)對(duì)于誤差的容忍范圍。 2、根據(jù)系統(tǒng)功能將A/D轉(zhuǎn)換器劃分為余量增益電路、與參考電壓進(jìn)行比較的比較電路、子DAC單元電路、時(shí)鐘電路、誤差糾錯(cuò)單

3、元及去除毛刺電路等模塊，采用CSMC(無(wú)錫上華)0.6μmCMOS雙多晶雙金屬工藝模型對(duì)這些模塊和系統(tǒng)進(jìn)行電路的設(shè)計(jì)和仿真。其中在去除毛刺電路中，自主設(shè)計(jì)了一個(gè)十位的寄存器和簡(jiǎn)單的時(shí)鐘延遲電路的組合達(dá)到了去除毛刺的效果。仿真結(jié)果表明ADC的功耗為117.6mW，絕對(duì)誤差在±0.6LSB內(nèi)。 3、對(duì)模擬電路版圖對(duì)稱(chēng)與匹配性進(jìn)行了深入研究，提出了“可行性對(duì)稱(chēng)”的模擬電路版圖布局算法，該算法可以不但可以指導(dǎo)全定制的版圖設(shè)計(jì)，還可以用于