基于FPGA技術(shù)的相位頻率跟蹤方法的研究.pdf

1、相位頻率跟蹤技術(shù)，即鎖相環(huán)技術(shù)自1932年由De Bellescize提出至今，已經(jīng)得到了廣泛的應(yīng)用與發(fā)展。全數(shù)字鎖相環(huán)與模擬鎖相環(huán)相比具有性能穩(wěn)定、工作可靠和易于集成等優(yōu)點(diǎn)，因而在數(shù)字通信和自動(dòng)控制等領(lǐng)域得到了廣泛的應(yīng)用。隨著大規(guī)模、超高速集成電路和FPGA的出現(xiàn)和飛速發(fā)展，數(shù)字系統(tǒng)的集成度越來(lái)越高，運(yùn)算速度越來(lái)越快，這使得全數(shù)字鎖相環(huán)在各個(gè)領(lǐng)域中的應(yīng)用也越來(lái)越廣泛。 在理論分析方面，對(duì)模擬鎖相環(huán)的原理進(jìn)行了深入的研究，對(duì)數(shù)字

2、鎖相環(huán)各個(gè)模塊的多種設(shè)計(jì)方法也進(jìn)行了充分的研究和比較，在此基礎(chǔ)之上選擇了異或邏輯數(shù)字鑒相器，K計(jì)數(shù)器式環(huán)路濾波器和增量-減量計(jì)數(shù)器（ID計(jì)數(shù)器）式數(shù)字振蕩器組成的基礎(chǔ)電路，另外加上創(chuàng)新性的自動(dòng)變?？刂齐娐返脑O(shè)計(jì)，構(gòu)成了整個(gè)數(shù)字鎖相環(huán)電路。 在數(shù)字鎖相環(huán)中，環(huán)路的捕捉時(shí)間和抗噪聲性能是一對(duì)矛盾。為了緩解這一矛盾，一些學(xué)者對(duì)此進(jìn)行了深入的研究和探索，提出了許多解決方案。本文分析了產(chǎn)生這一矛盾的主要原因，提出了一種具有自動(dòng)變?？刂齐娐?/p>

3、的全數(shù)字鎖相環(huán)系統(tǒng)。該系統(tǒng)利用鑒相器的輸出信號(hào)進(jìn)行快捕區(qū)、慢捕區(qū)和鎖定區(qū)的判定和切換，并通過(guò)對(duì)數(shù)字環(huán)路濾波器的模數(shù)進(jìn)行自動(dòng)調(diào)節(jié)，來(lái)實(shí)現(xiàn)對(duì)環(huán)路帶寬的實(shí)時(shí)控制，同時(shí)避免鎖相環(huán)在捕捉過(guò)程中出現(xiàn)連續(xù)的同向相位調(diào)整，減少因相位超調(diào)而產(chǎn)生的振蕩。它能夠有效地克服環(huán)路捕捉時(shí)間與抗噪聲性能的矛盾，進(jìn)一步加快鎖相的速度，提高環(huán)路的工作性能。 整個(gè)設(shè)計(jì)中采用了VHDL語(yǔ)言對(duì)這一全數(shù)字鎖相環(huán)進(jìn)行了系統(tǒng)設(shè)計(jì)，通QuartusⅡ軟件的仿真和基于FPGA的