基于FPGA的快速頻率引導(dǎo)技術(shù).pdf

1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展，尤其是可編程器件——FPGA的發(fā)展，它具備了越來(lái)越快的速度、集成了更多的門電路、擁有了更加豐富的接口與功能，從而它的應(yīng)用越加廣泛。本文正是通過(guò)以FPGA器件實(shí)現(xiàn)了基于多路移相多周期同步計(jì)數(shù)法高精度瞬時(shí)測(cè)頻與頻率引導(dǎo)時(shí)序設(shè)計(jì)實(shí)現(xiàn)。
　　本文主要進(jìn)行了兩方面技術(shù)研究及其FPGA實(shí)現(xiàn)。一方面本文深入具體的分析了當(dāng)前主要的瞬時(shí)測(cè)頻方法、工程實(shí)現(xiàn)方法、成本與精度分析等，最終本文設(shè)計(jì)選擇了適合技術(shù)所需的高速高精度測(cè)頻

2、方法。另一方面本文設(shè)計(jì)采用了以計(jì)數(shù)器為核心構(gòu)建的頻率引導(dǎo)時(shí)序設(shè)計(jì)，該時(shí)序設(shè)計(jì)大大簡(jiǎn)化了傳統(tǒng)的ROM+ASIC頻率引導(dǎo)技術(shù)方案，提高了設(shè)計(jì)效率，降低了設(shè)計(jì)成本。本設(shè)計(jì)驗(yàn)證了完全可以使用FPGA實(shí)現(xiàn)數(shù)字瞬時(shí)測(cè)頻與快速頻率引導(dǎo)技術(shù)的單片化，這樣不僅相對(duì)傳統(tǒng)方法減小了占用面積，更大大降低了設(shè)計(jì)成本。本設(shè)計(jì)并沒(méi)有簡(jiǎn)單的停留在理論或仿真層面，而是通過(guò)具體的軟件編程以及電路實(shí)現(xiàn)、實(shí)物調(diào)試和數(shù)據(jù)分析等工作，完成了評(píng)估電路的具體調(diào)試及其總結(jié)分析。