基于小波語音去噪的FPGA系統(tǒng)設計與實現(xiàn).pdf

1、語音是人類信息交流最便捷、最有效的媒介物,然而在其傳輸過程中極易受到噪聲的干擾。噪聲的干擾將會嚴重影響語音信號的質量,并且對語音信號的后續(xù)處理工作,如端點檢測、特征提取、語音識別等造成困難,會引起處理結果的偏差甚至錯誤。因此,對帶噪語音信號的去噪成為了信號處理中必不可少的步驟。小波去噪作為數字信號處理領域中的熱點和前沿課題,它無論是在理論研究還是在工程應用方面都具有廣泛的價值。近年來,隨著半導體工藝的飛速發(fā)展,集成電路規(guī)模的日益增大以及

2、各種研發(fā)技術水平的不斷提高,語音小波去噪技術不再局限于傳統(tǒng)的理論分析、仿真設計和算法改進等方面,而是與DSP、FPGA、ASIC等硬件平臺相結合,逐步向實用化方向發(fā)展。
　　本課題在前人工作的基礎上,研究了小波變換以及小波去噪的相關理論,重點探索小波閾值去噪在語音去噪中的硬件實現(xiàn),根據所要處理語音信號的特點,通過適當選取小波基,并在Altera FPGA上設計各個模塊,完全用硬件電路實現(xiàn)了語音小波閾值去噪系統(tǒng),進而可用于生成一個完

3、整的硬核,以滿足不同場合對語音信號實時自適應去噪的需求。
　　本系統(tǒng)整體設計基于DE2開發(fā)平臺,分別采用DSP Builder和Verilog HDL語言編程結合原理圖兩種硬件實現(xiàn)方式來建構關鍵的小波閾值去噪模塊,并借助MATLAB工具對系統(tǒng)進行軟件模型設計和仿真。這兩種硬件實現(xiàn)方式各有所長:Altera DSP Builder的操作是在MATLAB平臺下Simulink的圖形化界面中進行的,它可以對Simulink和DSP Bu

4、ilder庫以及Altera知識產權核(IP MegaCore)中圖形模塊進行調用并經過合理布局來實現(xiàn)復雜的電子系統(tǒng)設計,其設計文件經過綜合編譯轉換后可下載至FPGA開發(fā)板,因此本系統(tǒng)正是利用DSP Builder的設計流程具有方便、直觀并能大大縮短DSP的設計周期等特點,首先利用它對小波閾值去噪模塊進行建構,以便于與后面用Verilog HDL語言編程結合原理圖模塊實現(xiàn)方式的對比驗證;Verilog HDL語言編程結合原理圖的實現(xiàn)方式

5、能夠優(yōu)化系統(tǒng)設計,減少資源耗用,并且編譯速度較快。
　　本論文的核心內容在于以下幾個方面:(1)在對小波變換以及小波去噪的相關理論回顧的基礎上,闡述了用FIR濾波器、上下采樣單元來構造小波濾波器的可行性設計。(2)研究并構建能夠在硬件上自適應求取閾值的閾值計算模塊,從而加大系統(tǒng)應用的適應性。(3)通過仿真實驗研究最佳的閾值函數設定方法,并對FIR濾波器的建構方式進行了對比研究,從中選取較優(yōu)的方案應用于實現(xiàn)小波閾值去噪模塊。(4)分