基于指令的處理器時延測試產(chǎn)生方法.pdf

1、隨著半導(dǎo)體工藝向超深亞微米推進，處理器的設(shè)計復(fù)雜度隨之提高。這使得處理器的測試面臨著越來越多的挑戰(zhàn)，特別是處理器的時延測試已成為工程應(yīng)用的需要和測試研究領(lǐng)域的熱點。同時隨著基于知識產(chǎn)權(quán)(Intellectual　Property，IP)核的系統(tǒng)芯片(System-on-Chip，SOC)設(shè)計越來越普及，為了有效地測試深嵌在片內(nèi)的處理器核，基于指令的處理器測試是一個很有前景的研究方向。本文從時延測試和基于指令的處理器測試入手，綜述了這兩個

2、領(lǐng)域內(nèi)已有的研究成果和成熟技術(shù)，并分析了基于結(jié)構(gòu)的通路分類與基于功能的通路分類之間的聯(lián)系和區(qū)別。在此基礎(chǔ)上，本文針對處理器的數(shù)據(jù)通路部分的通路時延故障提出一種基于指令的處理器時延測試產(chǎn)生方法。它能在不增加任何硬件開銷的情況下，在處理器的正常操作模式運行處理器自身的指令來進行測試。本文的主要貢獻如下： 1．建立了一種以數(shù)據(jù)流-狀態(tài)矩陣表征的新指令集模型。從待測處理器(Processor Under Test，簡稱PUT)的指令集結(jié)構(gòu)和寄

3、存器傳輸級(Register Transfer Level，簡稱RTL)描述中，提取出每條指令的數(shù)據(jù)流-狀態(tài)矩陣，記錄指令執(zhí)行過程中狀態(tài)的轉(zhuǎn)換和寄存器間數(shù)據(jù)的傳輸。指令集的數(shù)據(jù)流-狀態(tài)矩陣模型很好地反映了執(zhí)行處理器指令時信號傳播所經(jīng)過的數(shù)據(jù)通路，基于這些矩陣可以很方便地在RTL，進行通路分類。 2．提出了一種基于數(shù)據(jù)流-狀態(tài)矩陣的通路分類算法。在RTL將處理器數(shù)據(jù)通路部分寄存器間通路分成功能不可測通路(Functional Untes

4、table Paths，簡稱FUPs)和潛在功能可測通路(PotentialFunctional Testable Paths，簡稱PFTPs)。在RTL就將這些功能不可測通路識別出來，無疑為接下來的測試產(chǎn)生節(jié)省了很多計算開銷。另外，在通路分類時，就對PFTPs記錄下潛在測試指令(序列)，降低從門級測試向量對到測試指令序列轉(zhuǎn)換的復(fù)雜度。 3．研究并實現(xiàn)了約束提取及約束下的非強健通路時延測試產(chǎn)生算法。從PUT的RTL描述里提取出控制約束

5、和數(shù)據(jù)約束，并結(jié)合這些約束在門級進行有約束的測試產(chǎn)生。為了提取控制約束，根據(jù)PUT的RTL描述創(chuàng)建一個instr-state-ctrlsig表，來記錄每條指令的每個狀態(tài)下值為高的那些控制信號名。數(shù)據(jù)約束的提取分為兩類：一類是某些寄存器的非法取值：另一類是控制約束下相應(yīng)寄存器的值，對這種情況我們提出了4種提取依據(jù)。最后，在一個門級非強健通路時延自動測試生成(Automatic Test Pattem Generation，簡稱ATPG)工

6、具中，將測試不同通路的寄存器取值約束分別施加到PUT的門級組合網(wǎng)絡(luò)中相應(yīng)的偽原始輸入上，實現(xiàn)了對所有潛在功能可測通路的帶約束的非強健通路時延測試產(chǎn)生。 對Parwan處理器的實驗結(jié)果表明我們的通路分類和有約束的ATPG算法非常有效。在RTL的通路分類識別出70.93％的通路是功能不可測的。約束對ATPG的結(jié)果也產(chǎn)生了很大的影響。因為應(yīng)用了約束，9.33％的通路被識別出用處理器指令不可測。帶約束的ATPG工具對Parwan處理器的測試有