網(wǎng)絡(luò)處理器中FBI單元的研究與IP核實(shí)現(xiàn).pdf

1、論文結(jié)合高性能網(wǎng)絡(luò)處理器技術(shù)研究項(xiàng)目，以IXP1200為參考，深入研究FBI（Fast Bus Interface）單元，設(shè)計(jì)FBI單元的整體結(jié)構(gòu)，完成模塊劃分，采用Verilog HDL語(yǔ)言完成了FBI單元IP核的設(shè)計(jì)與前端仿真。 論文分為五個(gè)部分，首先介紹了網(wǎng)絡(luò)處理器的技術(shù)背景、國(guó)內(nèi)外的發(fā)展現(xiàn)狀和IP核的基礎(chǔ)知識(shí)。 接著，以Intel公司的IXP1200網(wǎng)絡(luò)處理器為例，介紹了網(wǎng)絡(luò)處理器的架構(gòu)及FBI單元在網(wǎng)絡(luò)處理器中

2、的重要作用，給出了FBI單元設(shè)計(jì)的技術(shù)指標(biāo)。 第三，重點(diǎn)討論了FBI單元的整體結(jié)構(gòu)，把FBI單元分成HASH單元、暫存寄存器（Scratchpad RAM）、發(fā)送模塊和接收模塊幾個(gè)子模塊，介紹了各個(gè)子模塊的基本內(nèi)容及功能。 第四，詳細(xì)介紹了整體模塊和各個(gè)子模塊的設(shè)計(jì)思想及具體實(shí)現(xiàn)方法，詳細(xì)分析設(shè)計(jì)時(shí)可能出現(xiàn)的問(wèn)題，給出相應(yīng)的解決方法，提出整個(gè)程序的實(shí)現(xiàn)架構(gòu)，給出各個(gè)模塊的調(diào)用關(guān)系。 最后，給出FBI單元的仿真工作