CMOS單片收發(fā)機多模小數(shù)頻率綜合器的設計.pdf

1、隨著無線通訊技術的不斷發(fā)展以及多種無線通訊協(xié)議的推出，可滿足多種通訊協(xié)議的單芯片全集成無線收發(fā)器芯片成為集成電路設計者研究的熱點之一。這就要求無線收發(fā)機中的關鍵模塊頻率綜合器提供高度穩(wěn)定的、復用性強的、低相位噪聲的本振信號以滿足多種通訊協(xié)議需要。為此，半導體通信芯片廠商和研究所、高校等科研單位研發(fā)出了各種多模多頻的頻率綜合器芯片或IP核。本論文就同時支持UHF RFID、WCDMA、TD-WCDMA、IEEE802.11a/b/g協(xié)議的

2、單芯片寬帶多模多頻小數(shù)分頻頻率綜合器展開了研究，取得了以下的成果：
　　 1、首先回顧了鎖相環(huán)頻率綜合器的結構，闡述了delta-sigma調(diào)制器技術實現(xiàn)小數(shù)分頻頻率綜合器的基本原理，以及整個環(huán)路參數(shù)和相位噪聲的建模。
　　 2、對目前幾種常見的寬帶頻率綜合器實現(xiàn)方案進行了分析比較，提出了一種新型的寬帶頻率綜合器的系統(tǒng)方案。在該方案中，僅采用一個3～4GHz低噪聲LCVCO和一個5～6GHz低功耗LC VCO實現(xiàn)了頻率范

3、圍從0.8GHz～5.55GHz的寬帶頻率輸出信號。
　　 3、對于系統(tǒng)中的關鍵模塊壓控振蕩器，采用對稱LC濾波網(wǎng)絡、高Q值的差分電感以及套筒式誤差反饋放大器組成的片上LDO設計方法，對尾管噪聲、LC諧振器噪聲、電源噪聲分別抑制來提高VCO相位噪聲性能。
　　 4、針對小數(shù)頻率綜合器中的Delta-sigma調(diào)制器，提出了一種三階四比特誤差反饋型增量總和調(diào)制器，其電路結構復雜度低，易于實現(xiàn)。該調(diào)制器已應用到了設計中，實現(xiàn)

4、了較小的頻率分辨率和較好的帶外雜散性能。
　　 5、采用0.13μm1P8M RF CMOS工藝實現(xiàn)了一款頻率范圍為0.7GHz～5.55GHz的小數(shù)分頻頻率綜合器。芯片總面積為2.2mm×2.2mm。測試結果表明：功耗為250mW時，最低輸出頻率700MHz，1MHz頻偏處相位噪聲為-128dBc/Hz；最大輸出頻率5.55GHz時，3MHz頻偏處的相位噪聲為-124dBc/Hz，可以同時滿足UHF RFID、WCDMA、TD