自適應(yīng)算術(shù)編碼器的FPGA實(shí)現(xiàn).pdf

1、多媒體技術(shù)的發(fā)展，對(duì)圖像處理速度的要求越來(lái)越高。圖像壓縮編碼是圖像處理中很重要的一方面。在圖像壓縮編碼算法和標(biāo)準(zhǔn)發(fā)展的同時(shí)，標(biāo)準(zhǔn)和算法的復(fù)雜性也提高了，這樣軟件實(shí)現(xiàn)的實(shí)時(shí)性就很低。自適應(yīng)算術(shù)編碼就是JPEG2000圖像壓縮中編碼處理速度的瓶頸。盡管計(jì)算機(jī)技術(shù)已得到快速發(fā)展，但仍不能滿足實(shí)時(shí)性的要求。FPGA是一種實(shí)時(shí)性比較好的實(shí)現(xiàn)工具，因?yàn)樗且环N全硬件的結(jié)構(gòu)，具有完全的并行性，且處理速度很快快。所以用FPGA實(shí)現(xiàn)高效的自適應(yīng)算術(shù)編碼具

2、有非常重要的意義。 本文提出了一種基于FPGA的高效自適應(yīng)算術(shù)編碼實(shí)現(xiàn)方案。此方案對(duì)標(biāo)準(zhǔn)自適應(yīng)算術(shù)編碼算法在構(gòu)上以下三方面的改進(jìn)。最后用VHDL語(yǔ)言進(jìn)行實(shí)現(xiàn)。 (1).由于編碼器里存在反饋，所以一般不能使用流水線。為了一個(gè)時(shí)鐘能夠處理一個(gè)，本文采用把編碼器分成兩個(gè)部分，概率索引部分和編碼輸出部分，分別在時(shí)鐘的兩個(gè)沿操作。 (2).由于在這樣的結(jié)構(gòu)中存在一個(gè)很長(zhǎng)的邏輯延時(shí)，所以本論文又添加了預(yù)測(cè)功能以減少邏輯延時(shí)。

3、為了配合這種預(yù)測(cè)使其更有利于用FPGA實(shí)現(xiàn)，本文又對(duì)編碼過(guò)程進(jìn)行一些改變，這并不增加編碼的復(fù)雜性。 (3).在編碼后，有可能出現(xiàn)多次的循環(huán)歸一化，所以本文又在概率索引部分加了一個(gè)計(jì)算歸一化次數(shù)的功能，編碼以后如果需要?dú)w一化就可以一次操作到位，大大提高了時(shí)鐘頻率。 本文又用C語(yǔ)言實(shí)現(xiàn)了標(biāo)準(zhǔn)的自適應(yīng)算術(shù)編碼，拿它與用FPGA實(shí)現(xiàn)的改進(jìn)后的自適應(yīng)算術(shù)編碼的仿真結(jié)果對(duì)比驗(yàn)證了這種改進(jìn)后編碼器編碼的正確性。此種結(jié)構(gòu)的編碼效率很高，