基于FPGA的LDPC編碼器研究硬設(shè)計實現(xiàn).pdf

1、糾錯編碼是數(shù)字通信系統(tǒng)和計算機系統(tǒng)的重要組成部分,現(xiàn)代通信系統(tǒng)要求能夠?qū)υ捯?、?shù)據(jù)以及圖像等大數(shù)據(jù)信息量實現(xiàn)高速實時傳輸,同時無線與移動通信應(yīng)用的持續(xù)快速發(fā)展,使得對高數(shù)據(jù)率數(shù)字移動通信等領(lǐng)域所采用的糾錯編碼技術(shù)要求越來越高。LDPC(Low-Density Parity-Check)信道編碼技術(shù),是目前距Shannon限最近的糾錯碼。本文根據(jù)“高速圖像傳輸系統(tǒng)”項目的需要,研究了LDPC編碼算法,選擇了易于實際應(yīng)用的編碼算法,在此基礎(chǔ)

2、上提出一種構(gòu)造LDPC碼的具體步驟,構(gòu)造了一個性能優(yōu)良、易于硬件實現(xiàn)的LDPC碼,使用Verilog HDL編寫了編碼器程序,且在FPGA上進(jìn)行了測試,并解決了實現(xiàn)過程中碰到的問題。
　　隨機構(gòu)造方法中PEG(Progressive Edge-Growth Tanner Graphs)算法構(gòu)造的碼字具有很好的性能,被認(rèn)為是目前構(gòu)造出的中等碼長中性能最優(yōu)的LDPC碼。本文結(jié)合PEG算法和B-LDPC(Block Low-Densit

3、y Parity-Check)結(jié)構(gòu)提出一種近似下三角結(jié)構(gòu)的QC-LDPC(Quasi-Cyclic Low-Density Parity-Check)碼的設(shè)計方法,該方法使得經(jīng)過節(jié)點的環(huán)長最大化,獲得的碼字具有較大的圍長和較低的誤碼率,構(gòu)造的碼字糾錯性能非常接近隨機構(gòu)造的LDPC碼.另外該碼具有編碼復(fù)雜度低的特點。論文采用基于近似下三角陣的有效編碼方法(Richardson-Urbanke算法,簡稱RU算法),在FPGA上實現(xiàn)了LDPC

4、編碼器。該編碼器具有編碼速度快,硬件開銷不大的特點。
　　首先,論文討論了數(shù)字通信系統(tǒng)的結(jié)構(gòu)以及各個部分在通信系統(tǒng)中的作用,重點介紹了糾錯編碼技術(shù)的發(fā)展歷史以及LDPC碼的發(fā)展歷史和趨勢;其次,論文闡述了LDPC碼原理,研究了LDPC碼的各種編碼方法并選擇了編碼法復(fù)雜度低、易于硬件實現(xiàn)的RU算法作為本文的編碼方法,且在此基礎(chǔ)上結(jié)合PEG算法提出一種構(gòu)造LDPC碼的詳細(xì)辦法,并用此方法構(gòu)造了本文所使用的LDPC碼;最后分析了實現(xiàn)LD