基于Σ-Δ調(diào)制技術(shù)的微加速度計(jì)系統(tǒng)研究.pdf

1、加速度計(jì)是現(xiàn)在軍事導(dǎo)航系統(tǒng)的核心，隨著慣性技術(shù)的日趨成熟，正朝著高精度、低成本、數(shù)字化、集成化等方向發(fā)展。微機(jī)械加速度計(jì)具有體積小、功耗小、易集成和可批量生產(chǎn)等特點(diǎn)，不僅成為慣性導(dǎo)航和系統(tǒng)控制的核心元件，還能夠滿足汽車工業(yè)等民用領(lǐng)域的要求?！?△技術(shù)是一項(xiàng)低頻信號(hào)調(diào)制技術(shù)，具有精度高、線性度好、便于與數(shù)字系統(tǒng)集成等優(yōu)點(diǎn)，將其應(yīng)用于微機(jī)械加速度計(jì)，不僅可實(shí)現(xiàn)數(shù)字化輸出和閉環(huán)控制，還使系統(tǒng)易采用高密度CMOS工藝實(shí)現(xiàn)，將敏感器件與處理電路完

2、全集成到一個(gè)微小的硅片上，實(shí)現(xiàn)加速度測量的機(jī)電一體化。
　　 本文對∑-△微加速度計(jì)系統(tǒng)的具體實(shí)現(xiàn)方法展開了研究，確立了∑-△加速度計(jì)的整體方案。
　　 首先，介紹了電容式微加速度計(jì)和∑-△調(diào)制器的結(jié)構(gòu)和工作原理，分析了微機(jī)械加速度計(jì)和∑-△調(diào)制器的特點(diǎn)，闡述了將∑-△調(diào)制技術(shù)應(yīng)用于微機(jī)械加速度計(jì)的可行性，建立了∑-△微加速度計(jì)的數(shù)學(xué)模型，并在Simulink環(huán)境下創(chuàng)建了∑-△系統(tǒng)的仿真模型。
　　 其次，根據(jù)方

3、案設(shè)計(jì)出了∑-△微加速度計(jì)的硬件電路，著重分析了差動(dòng)電容檢測電路、靜電力反饋回路和數(shù)字校正器的設(shè)計(jì)，用Pspice軟件對電容檢測電路進(jìn)行了仿真，并確定了采用XilinxFPGA作為加速度計(jì)的數(shù)字信號(hào)處理器。
　　 然后，結(jié)合Simulink和systemgenerator，設(shè)計(jì)了一個(gè)256倍數(shù)字抽取濾波器，并用ISE綜合了整個(gè)設(shè)計(jì)，通過了HDL協(xié)同仿真驗(yàn)證，實(shí)現(xiàn)了加速度信息的解算、導(dǎo)航計(jì)算機(jī)通訊等。
　　 最后，對∑-△