版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、本文描述了一種優(yōu)化的可配置的硬件實(shí)現(xiàn)AES算法的結(jié)構(gòu)。與軟件實(shí)現(xiàn)相比,硬件實(shí)現(xiàn)AES算法具有更好的安全性和更高的速度。本文首先介紹了AES加密算法和其所需的基本的有限域(GF28)運(yùn)算。然后,本文分析了AES算法硬件實(shí)現(xiàn)的要點(diǎn)和難點(diǎn)。根據(jù)不同的應(yīng)用領(lǐng)域,AES算法的硬件需要面積和速度的折中。一些應(yīng)用,如移動(dòng)電話和智能卡需要較小的面積;另外一些應(yīng)用,如ATM和網(wǎng)絡(luò)安全則需要較快的速度。還有一些應(yīng)用,如通用安全芯片的外圍設(shè)備模塊,需要速度和
2、面積的折中。該設(shè)計(jì)實(shí)現(xiàn)了AES算法標(biāo)準(zhǔn)規(guī)定的全部功能。為了適應(yīng)作為通用安全芯片的外圍設(shè)備模塊,該AES硬件電路實(shí)現(xiàn)了電路面積和速度的折中。該設(shè)計(jì)對AES算法標(biāo)準(zhǔn)中執(zhí)行步驟的順序進(jìn)行了調(diào)整,采用了等效的解密結(jié)構(gòu),適合于加密和解密單元在同一芯片上實(shí)現(xiàn)。由于使用了非流水線的結(jié)構(gòu),該設(shè)計(jì)既可以實(shí)現(xiàn)AES的非反饋工作模式又可以實(shí)現(xiàn)反饋工作模式,而流水線結(jié)構(gòu)只能實(shí)現(xiàn)AES的非反饋工作模式。該設(shè)計(jì)改進(jìn)了動(dòng)態(tài)密鑰的調(diào)度結(jié)構(gòu),支持128位、192位和2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 可配置的AES算法IP核研究與實(shí)現(xiàn).pdf
- 可配置AES加密芯片研究與設(shè)計(jì).pdf
- 面向VLSI的可配置離散希爾伯特變換算法設(shè)計(jì).pdf
- 參數(shù)可配置的素域橢圓曲線密碼算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 硬件可配置RSA-ECC密碼協(xié)處理器的VLSI實(shí)現(xiàn)研究.pdf
- 面向橢圓曲線密碼算法的可配置處理器研究與設(shè)計(jì).pdf
- Rijndael分組對稱密碼算法的VLSI設(shè)計(jì).pdf
- 面向AES加密的可配置處理器設(shè)計(jì)及實(shí)現(xiàn).pdf
- 無線通信中剪枝FFT算法研究及其可配置VLSI設(shè)計(jì)與實(shí)現(xiàn).pdf
- 可配置橢圓曲線加密系統(tǒng)的VLSI實(shí)現(xiàn)研究.pdf
- 抗功耗攻擊的AES密碼算法硬件設(shè)計(jì).pdf
- RSA密碼算法的模冪運(yùn)算VLSI設(shè)計(jì).pdf
- AES密碼算法加速器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速高級密碼算法(AES)的設(shè)計(jì)和IP核實(shí)現(xiàn).pdf
- 橢圓曲線密碼算法IP的VLSI實(shí)現(xiàn).pdf
- 基于AES算法的抗功耗分析密碼芯片的優(yōu)化設(shè)計(jì)研究.pdf
- FPGA可配置端口電路的設(shè)計(jì).pdf
- 可配置浮點(diǎn)FFT的ASIC設(shè)計(jì).pdf
- 智能可配置LED芯片的設(shè)計(jì).pdf
- 基于多核平臺橢圓曲線密碼算法和AES算法的并行化研究.pdf
評論
0/150
提交評論