B3G射頻-基帶接口的設(shè)計(jì).pdf

1、在B3G項(xiàng)目(國(guó)家“863”FuTURE計(jì)劃)中，電子科技大學(xué)負(fù)責(zé)下行鏈路設(shè)計(jì)，主要是基于現(xiàn)場(chǎng)可編程門陣列(FPGA)進(jìn)行開(kāi)發(fā)。B3G的接收機(jī)從射頻前端接收到數(shù)據(jù)后傳輸?shù)交鶐Р糠?，再通過(guò)各個(gè)數(shù)字信號(hào)處理模塊完成所需要的接收工作。在射頻與基帶之間需要一個(gè)接口，來(lái)協(xié)調(diào)處理他們之間的運(yùn)作。 本文討論的B3G射頻基帶接口硬件是基于Xilinx Virtex-Ⅱ ProVP70的FPGA進(jìn)行開(kāi)發(fā)的。在整個(gè)設(shè)計(jì)中用到了該FPGA內(nèi)嵌的Pow

2、erPC405硬核，這可以極大的方便整個(gè)設(shè)計(jì)過(guò)程。基帶射頻接口通過(guò)SPI協(xié)議來(lái)傳輸射頻控制字符；此外還加入了一個(gè)串口控制器，用其完成對(duì)射頻數(shù)據(jù)的監(jiān)控；為了方便B3G射頻基帶接口的調(diào)試，將ChipScopeTM核也嵌入到了平臺(tái)中。 第一章概述了本文的研究背景、課題來(lái)源，并介紹了整篇論文的研究方向與最終成果。 第二章詳細(xì)介紹了與該接口相關(guān)的自動(dòng)增益控制(AGC)、自動(dòng)頻偏控制(AFC)、自動(dòng)功率控制(APC)的基本原理與其在

3、B3G系統(tǒng)中的要求。同時(shí)根據(jù)B3G的特點(diǎn)與實(shí)際測(cè)試的結(jié)果，進(jìn)行了多方面性能上的改進(jìn)。 第三章是整個(gè)論文的核心，它對(duì)整個(gè)B3G射頻基帶接口的設(shè)計(jì)做了詳細(xì)的討論。整個(gè)接口的設(shè)計(jì)在本章中分成了Verilog代碼部分與PowerPC405部分。前者主要是完成AGC所需的信號(hào)能量累加計(jì)算、頻偏值的傳遞等工作，后者則是完成具體的AGC、AFC、APC控制字符的計(jì)算，并將其發(fā)送出去；在整個(gè)PowerPC部分還加入了一個(gè)RS232模塊，可以通過(guò)