B3G基站端硬件平臺設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在B3G項(xiàng)目(國家“863”FuTIRE計(jì)劃)中，電子科技大學(xué)負(fù)責(zé)下行鏈路設(shè)計(jì)，通過第一期的算法和鏈路仿真之后，二期主要是基于現(xiàn)場可編程門陣列(FPGA)進(jìn)行的實(shí)驗(yàn)平臺開發(fā)。 首先以B3G TDD方式系統(tǒng)總體方案和系統(tǒng)參數(shù)為準(zhǔn)則，分析了基帶硬件實(shí)驗(yàn)平臺的要求，包括基帶物理層鏈路與MAC層的接口和與射頻前端的接口，基帶物理層平臺的數(shù)據(jù)吞吐量要求和數(shù)據(jù)處理能力要求。 以基站端主要處理模塊為基本單元，以具體的數(shù)據(jù)處理和數(shù)據(jù)傳輸

2、為依據(jù)，分析數(shù)據(jù)處理的資源需求情況，選擇最優(yōu)的模塊設(shè)計(jì)方案和數(shù)據(jù)傳輸接口設(shè)計(jì)；然后從具體的設(shè)計(jì)方案出發(fā)，以Xilinx FPGA Virtex-Ⅱ Pro<'TM>為核心單元，選擇適當(dāng)?shù)耐鈬幚硇酒洼o助芯片。 之后將基帶基站發(fā)送端硬件實(shí)驗(yàn)平臺分成2個部分來討論：第一部分，基帶發(fā)送板，主要承擔(dān)對MAC層輸送來的數(shù)據(jù)包進(jìn)行拆分和重組成利于LDPC編碼的數(shù)據(jù)格式，再進(jìn)行LDPC編碼和交織操作；第二部分，多天線發(fā)送板，將從基帶發(fā)送板傳

3、來的經(jīng)過編碼、交織之后的數(shù)據(jù)進(jìn)行OFDM調(diào)制和組幀操作，再將處理之后的模擬基帶IO信號送給射頻前端進(jìn)行處理。 在基帶發(fā)送板的設(shè)計(jì)中，將討論FPGA的幾種程序下載方式，主要下載方式包括基于Xilinx SystemACE下載配置芯片的JTAG下載模式和串行下載模式；在原理圖設(shè)計(jì)中，重點(diǎn)介紹了在Prote199SE開發(fā)平臺下，基帶發(fā)送板的開發(fā)流程和相關(guān)注意事項(xiàng)；在印刷電路板PCB設(shè)計(jì)中，重點(diǎn)分析了高速RocketIO串行信號接口的布