B3G關(guān)鍵技術(shù)的FPGA設(shè)計與實現(xiàn)LDPC編碼與交織.pdf

1、在過去的20多年里，移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，已經(jīng)歷了從第一代模擬通信到第二代數(shù)字通信再到即將在全世界范圍內(nèi)大規(guī)模商用的第三代多媒體通信的三個階段。每一代移動通信的發(fā)展都帶來了技術(shù)的突破以及人們消費觀念的更新。 當今在全球范圍內(nèi)移動通信處于高速發(fā)展時期，我國對后三代移動通信的研究已經(jīng)正式列入863項目，并且啟動了“FuTURE計劃”。現(xiàn)在已經(jīng)進入項目的第二個階段，電子科技大學負責B3GTDD方式的下行鏈路設(shè)

2、計，重點是基于FPGA(現(xiàn)場可編程門陣列)的實現(xiàn)研究。 低密度奇偶校驗碼(LDPC)碼是由Gallager在1962年首先提出的一種糾錯碼，在沉寂了多年之后，最近又重新成為通信技術(shù)研究的熱點。LDPC碼是一種具有稀疏校驗矩陣的線性分組碼，研究結(jié)果表明，采用迭代的概率譯碼算法，LDPC碼可以達到接近香農(nóng)極限的性能。本論文主要對LDPC碼的編碼器的硬件實現(xiàn)方案進行了較深入的研究。 FPGA屬于可編程邏輯器件，芯片內(nèi)部以陣列狀

3、排列各種可配置邏輯模塊。通過可編程連線，人們可以方便地將程序下載到芯片中實現(xiàn)設(shè)計。具有設(shè)計周期短、投資少、風險小的特點，并且能夠反復修改，反復編程，反復下載，直到滿足設(shè)計需求，具有其他方式所沒有的方便性和靈活性。 本論文的設(shè)計重點在于B3GTDD方式下行鏈路的發(fā)送端——LDPC編碼器、交織器以及各種接口的FPGA實現(xiàn)。本設(shè)計的FPGA芯片采用Xilinx公司Virtex-ⅡPro系列產(chǎn)品——XC2VP70，片外存儲器采用Anal