具有學(xué)習(xí)功能的遙控解碼專用集成電路的設(shè)計.pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、專用集成電路(ASIC)是面向特定用戶、具有特定用途的芯片。根據(jù)廠方要求,本文設(shè)計了一種具有地址學(xué)習(xí)功能的遙控解碼芯片,并給出了具體設(shè)計過程。整個設(shè)計過程分為前端和后端兩大部分。
　　前端為電路設(shè)計,在軟件 MAX+plusII中,根據(jù)“自頂向下”的設(shè)計方法,從整個芯片的功能要求出發(fā),將芯片劃分為同步信號變換、原始數(shù)據(jù)恢復(fù)、同步信號檢測、地址學(xué)習(xí)、輸出邏輯控制等功能模塊。對各模塊進行了具體的電路設(shè)計,尤其對地址學(xué)習(xí)功能模塊提出了一

2、些設(shè)計巧妙的電路結(jié)構(gòu),并進一步由各個模塊構(gòu)建整個電路,實現(xiàn)整個芯片的功能。對其中的主要模塊和整體芯片電路給出了仿真波形進行功能驗證。后端為版圖設(shè)計,在cadence軟件中,采用標準單元設(shè)計法,根據(jù)廠家給定的0.6um N阱硅柵CMOS工藝,完成了前端電路中所用到的各個單元的版圖設(shè)計,芯片總體版圖采用手工布局布線的方法,使整個版圖更加緊湊,提高了芯片面積利用率,優(yōu)化了電路性能。所有版圖均通過了設(shè)計規(guī)則檢查,版圖提取和版圖與電路圖一致性檢查

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論