基于IXA架構(gòu)的網(wǎng)絡(luò)程序并行優(yōu)化研究.pdf

1、隨著因特網(wǎng)的飛速發(fā)展，對網(wǎng)絡(luò)設(shè)備的靈活性和性能的要求與日俱增。網(wǎng)絡(luò)處理器作為一種新的應用專用處理器涌現(xiàn)出來。網(wǎng)絡(luò)處理器一般采用特定的指令集，多處理核，多線程來優(yōu)化對報文的處理。然而，也正是由于這種體系結(jié)構(gòu)的復雜性，給網(wǎng)絡(luò)處理器編程帶來了很大的挑戰(zhàn)。 本文將通過介紹Intel開發(fā)的一款基于IXA的并行編譯器的設(shè)計以及性能分析與改進對網(wǎng)絡(luò)應用程序并行優(yōu)化挖掘進行研究。 學術(shù)界和工業(yè)界致力于對網(wǎng)絡(luò)處理器架構(gòu)和網(wǎng)絡(luò)應用程序二者各

2、自的特性進行研究和分析，用以說明網(wǎng)絡(luò)應用程序本身的邏輯特性和網(wǎng)絡(luò)處理器的并行架構(gòu)相得益彰。通過研究可以看出，網(wǎng)絡(luò)應用程序本身的多個特性使其具有天然的可并行邏輯，這為充分挖掘其并行性和開發(fā)基于網(wǎng)絡(luò)處理器的高質(zhì)量高性能的應用程序奠定了基礎(chǔ)。再者，網(wǎng)絡(luò)處理器專有的硬件架構(gòu)為應用程序的并行執(zhí)行提供了硬件基礎(chǔ)。 IXPC編譯器是一款并行編譯器，基于充分挖掘串行邏輯的應用程序的并行性作為出發(fā)點進行設(shè)計。它將串行語義的程序并行化，并適當?shù)挠成?/p>

3、到網(wǎng)絡(luò)處理器的硬件架構(gòu)上。這一特性為網(wǎng)絡(luò)應用程序的開發(fā)者屏蔽了網(wǎng)絡(luò)處理器的硬件細節(jié)，使其僅關(guān)注于網(wǎng)絡(luò)應用程序本身的邏輯。這便利了網(wǎng)絡(luò)處理器之上的高質(zhì)量高性能的網(wǎng)絡(luò)處理程序的開發(fā)，并使其具有良好的可移植性與可擴充性。IXPC編譯器提供三種主要的映射方式，分別是多處理器多線程模式(MTP：Multiprocessing/Multithreading)，流水線模式(ContextPipelining)和粘貼模式(Pasting)。其中最具有并

4、行性挖掘研究代表性的是CTX的任務(wù)劃分算法。本文在對該算法進行深入分析之后將選取適當?shù)臏y試用例對MTP與CTX兩種映射方式進行性能分析與比較，以及對流水線任務(wù)劃分算法進行性能分析。 通過對實驗數(shù)據(jù)的分析，觀察到IXPC編譯器的流水線任務(wù)劃分算法存在著一定的性能缺陷。這主要體現(xiàn)在該算法在IXPC編譯器的實現(xiàn)中，權(quán)值的設(shè)置主要考慮的是計算周期數(shù)和最小的活動數(shù)據(jù)傳輸集合。但是應該注意到，在實際的應用程序中，要達到高性能的要求，IO延遲