基于FPGA的特征子空間目標識別法的關鍵技術研究.pdf_第1頁
已閱讀1頁,還剩81頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、雷達目標識別是現(xiàn)代雷達技術的一個重要發(fā)展方向,雷達技術的日趨成熟使雷達目標識別逐步走向?qū)嵱?。本文對基于FPGA的特征子空間雷達目標一維距離像識別法的關鍵技術——單精度浮點SVD處理器的實現(xiàn)進行了研究。論文研究了在FPGA資源有限的前提下,實現(xiàn)對高階矩陣奇異值分解的高速度和高精度處理要求。論文給出了幾種處理器核心運算單元的結(jié)構(gòu),并改進了基本矩陣運算單元設計和元素調(diào)度方法,對這些結(jié)構(gòu)在速度、資源占用和數(shù)值精度上進行了詳細的比較和分析。最后對

2、這幾種結(jié)構(gòu)在各方面性能和優(yōu)化上的考慮,給出了單精度浮點SVD處理器的整體設計方案,并對其性能進行了測試分析。論文的主要內(nèi)容為: 1、介紹了基于奇異值分解的特征子空間目標識別法,并研究了用于FPGA實現(xiàn)奇異值分解的雙邊雅克比算法、BLV陣列結(jié)構(gòu)和雅克比算法的并行調(diào)度規(guī)則; 2、為了實現(xiàn)SVD處理器高速度和高精度的要求,研究了CORDIC的兩種算法的FPGA實現(xiàn)方式——傳統(tǒng)的CORDIC算法和基于GA算法的改進型CORDIC

3、算法,對改進型CORDIC算法的補償因子為不定值的設計上,給出了相應的設計方案,并設計完成了CORDIC基本計算單元——單精度浮點加/減法器; 3、在資源、速度和精度上的考慮,完成了SVD處理器的兩個關鍵計算單元的設計——角度計算單元和旋轉(zhuǎn)計算單元。對角度計算單元,通過查找表的設計,改善求解角度的運算速度;對旋轉(zhuǎn)計算單元,設計以雙平面旋轉(zhuǎn)(Two PlaneRotation,TPR)方法為基礎給出了三種設計方案,并對其結(jié)構(gòu)進行了

4、比較和分析; 4、給出了單精度浮點SVD處理器的整體結(jié)構(gòu),對其各個模塊的設計給出了詳細的說明。設計改進了矩陣的并行調(diào)度方式,采取分組分類的方法完成矩陣元素的調(diào)度。對矩陣核心運算單元,利用以上結(jié)構(gòu)組合采用通用并行方式完成設計。通過對4×4矩陣仿真詳細比較了各個結(jié)構(gòu)的資源、速度和數(shù)值精度情況; 5、為了進一步改善SVD處理器的性能,減少結(jié)構(gòu)中由于角度計算單元造成的資源消耗并提高處理器時鐘優(yōu)化性能,在保證數(shù)值精度的前提下,利用

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論