已閱讀1頁，還剩71頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、本課題的內(nèi)容就是基于硬件描述語言的數(shù)/?；旌闲盘栂到y(tǒng)的行為級模擬。國外從80年代中期開始陸續(xù)出現(xiàn)了用于模擬及數(shù)/?；旌闲盘栯娐放c系統(tǒng)高層次設(shè)計的描述語言和模擬環(huán)境，但這些都是專利語言，所建模型與模擬環(huán)境緊密結(jié)合，通用性差，沒有被廣泛接受。IEEE于1999年3月正式公布了工業(yè)標準的數(shù)/?；旌闲盘栍布枋稣Z言VHDL-AMS 1076.1-1999。本文正是基于這一標準展開研究的。本文對VHDL-AMS語言進行了深入研究。詳細介紹了真
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 鎖相環(huán)pll的設(shè)計與實現(xiàn)
- 鎖相環(huán)PLL頻率和成器及CMOS實現(xiàn).pdf
- 模擬鎖相環(huán)
- 鎖相環(huán)英文文獻翻譯--高速數(shù)字混合鎖相環(huán)頻率合成器
- CMOS數(shù)?；旌湘i相環(huán)設(shè)計及應(yīng)用.pdf
- 鎖相環(huán)電路信號完整性分析.pdf
- 鎖相環(huán)大綱
- 高速SERDES接口建模與鎖相環(huán)設(shè)計.pdf
- 電流模自偏置鎖相環(huán)的設(shè)計.pdf
- 基于鎖相環(huán)的CW脈沖信號接收特性研究.pdf
- 用于時鐘信號發(fā)生的鎖相環(huán)電路的設(shè)計.pdf
- 基于時鐘恢復系統(tǒng)的鎖相環(huán)設(shè)計.pdf
- 鎖相環(huán)的綜合設(shè)計.pdf
- 基于鎖相環(huán)的Chirp超寬帶信號接收.pdf
- 鎖相環(huán)頻率合成器建模、設(shè)計與實現(xiàn).pdf
- 高階鎖相環(huán)的動力特性.pdf
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 全數(shù)字鎖相環(huán)的設(shè)計
- 分數(shù)分頻的鎖相環(huán).pdf
- 一種基于鎖相環(huán)與延遲鎖相環(huán)混合結(jié)構(gòu)的時鐘數(shù)據(jù)恢復電路設(shè)計.pdf
評論
0/150
提交評論