畢業(yè)論文-鎖相環(huán)系統(tǒng)研究

1、<p><b>　　摘 要</b></p><p>　　鎖相環(huán)(Phase-Locked Loop,PLL)電路作為時鐘倍頻器已經(jīng)成為當(dāng)代微處理器必不可少的核心組成部件。鎖相環(huán)位于微處理器時鐘樹的最上端,其性能的優(yōu)劣直接影響并決定了全芯片的最高工作頻率和穩(wěn)定性。</p><p>　　本文第一章，簡要闡述了鎖相環(huán)系統(tǒng)的原理，給出了原理框圖；第二章，簡要介紹了

2、框圖中各部分的作用，針對框圖構(gòu)成，概括介紹了鑒相器、壓控振蕩器、環(huán)路低通濾波器和鎖相跟蹤特性；第三章，介紹了濾波器的分類，濾波器的參數(shù)，以及巴特沃斯濾波器和切比雪夫濾波器,介紹了ADF4350器件，并通過該元件設(shè)計了鎖相環(huán)電路，最后進(jìn)行了各個元件的測試，進(jìn)行了誤差分析。</p><p>　　關(guān)鍵詞 ： 濾波器 鑒相器 壓控振蕩器 </p><p><b>　　Ab

3、stract</b></p><p>　　PLL (Phase-Locked Loop, PLL circuit as a clock multiplier has become an essential core component of modern microprocessor components. PLL clock tree at the top of the microprocessor

4、, its performance will directly affect and determine the maximum operating frequency of full-chip and stability. </p><p>　　The first chapter briefly described the principle of the PLL system, gives the block

5、 diagram; the second chapter, a brief introduction to the role of the various parts of the block diagram for the block diagram form, an overview of the phase detector, VCO,loop low-pass filter and phase-locked tracking f

6、eatures; Chapter III, the classification of the filter, the filter parameters, and the Butterworth filter and Chebyshev filter, the ADF4350 devices, and the component designPLL circuit, the final </p><p>　　K

7、eywords: filter;phase detector;voltage-controlled oscillator;</p><p><b>　　目 錄</b></p><p><b>　　緒 論1</b></p><p>　　第一章 鎖相環(huán)的組成2</p><p>　　1.1 鎖相環(huán)

8、系統(tǒng)原理2</p><p>　　1.1.1鑒相器（PD）3</p><p>　　1.1.2 壓控振蕩器（VCO）3</p><p>　　1.1.3 環(huán)路濾波器(LPF)4</p><p>　　1.1.4 環(huán)路的相位模型4</p><p>　　第二章 鎖相環(huán)的工作原理6</p><p

9、>　　2.1鎖相環(huán)的數(shù)學(xué)模型6</p><p>　　2.2鎖相環(huán)的跟蹤特性7</p><p>　　第三章 鎖相環(huán)設(shè)計9</p><p>　　3.1 濾波器的分類9</p><p>　　3.1.1 濾波器的類型10</p><p>　　3.1.2 濾波器的主要參數(shù)10</p><p

10、>　　3.1.3濾波器的主要特性指標(biāo)11</p><p>　　3.2 巴特沃斯濾波器的設(shè)計12</p><p>　　3.3 ADF4350簡介14</p><p>　　3.3.1 ADF4350的主要特性15</p><p>　　3.3.2 ADF4350的功能框圖及引腳說明15</p><p>

11、;　　3.4環(huán)路設(shè)計18</p><p>　　3.4.1 系統(tǒng)實現(xiàn)18</p><p>　　3.4.2 VCO的調(diào)節(jié)20</p><p>　　3.4.3 分頻器的調(diào)節(jié)21</p><p>　　3.4.4直流控制電壓21</p><p>　　3.5鎖相環(huán)系統(tǒng)仿真22</p><p>　

12、　3.5.1寄存器參數(shù)設(shè)置22</p><p>　　3.5.2測試步驟24</p><p><b>　　第四章 總結(jié)27</b></p><p><b>　　致 謝28</b></p><p><b>　　參考文獻(xiàn)：29</b></p><p&

13、gt;<b>　　緒 論</b></p><p>　　濾波器是一種使信號通過而同時抑制無用頻率信號的電子裝置。在信息處理，數(shù)據(jù)傳輸和抑制干擾等自動控制，通信等電子系統(tǒng)中應(yīng)用廣泛。濾波器一般可分為有源和無源兩種，有源濾波可以使幅頻特性陡峭，而無源濾波器簡單易行，但幅頻特性不如有源濾波，而且無源體積較大。濾波器的階數(shù)有一階和高階，階數(shù)越高，幅頻特性越陡峭。高階濾波是由一階和二階級聯(lián)組成的。采用

14、集成運(yùn)放構(gòu)成的RC有源濾波具有輸入阻抗高，輸出阻抗低，可提供一定增益，截止頻率可調(diào)等特點。</p><p>　　PLL技術(shù)的應(yīng)用現(xiàn)在已經(jīng)變得十分廣泛，其特點是可靠性高、體積小、價格低。集成電路產(chǎn)業(yè)的發(fā)展也十分完善。我國曾在若干年前就大力發(fā)展集成電路產(chǎn)業(yè)，高投入、高利潤是IC電路的一大特點。集成電路設(shè)計所需資金少、成本低、利潤高、與市場距離近，是我國集成電路產(chǎn)業(yè)發(fā)展的突破口。隨著電子信息產(chǎn)品，通信、多媒體等的新市場

15、，傳統(tǒng)產(chǎn)業(yè)改造升級，都給集成電路產(chǎn)業(yè)帶來新的市場空間。發(fā)展前景十分樂觀。</p><p>　　電子信息行業(yè)在前幾年曾經(jīng)十分風(fēng)靡，最近雖然電子行業(yè)稍稍有些不景氣，但今年的十大產(chǎn)業(yè)振興規(guī)劃中將電子信息產(chǎn)業(yè)列入其中，這就是對我國電子信息行業(yè)的又一次肯定。相信在不久的將來隨著電子信息行業(yè)的再次興起，鎖相環(huán)技術(shù)會更得到充分的應(yīng)用，將其用于更多的領(lǐng)域，發(fā)揮其最大的功效。</p><p>　　第一章 鎖

16、相環(huán)的組成 </p><p>　　鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是Phase-Locked Loop，簡稱PLL。其作用是使得電路上的時鐘和某一外部時鐘的相位同步。因鎖相環(huán)可以實現(xiàn)輸出信號的頻率對輸入信號頻率的自動追蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由

17、來。</p><p>　　頻率合成器是以一個高準(zhǔn)確度和高穩(wěn)定的石英晶體振蕩器為基準(zhǔn)參考頻率，通過加、減、乘、除四則運(yùn)算，獲得與石英晶體振蕩器同樣準(zhǔn)確度和穩(wěn)定度的頻率源。目前，頻率合成器已成為通信設(shè)備、電子對抗、雷達(dá)、精密測量儀器的重要部件。鎖相環(huán)頻率合成器是現(xiàn)今應(yīng)用最為廣泛的一種頻率合成器，他具有輸出頻率范圍大，雜散抑制特性好的特點。[1][2]</p><p>　　1.1 鎖相環(huán)系統(tǒng)原理

18、</p><p>　　鎖相環(huán)是一個相位自動控制系統(tǒng)，其基本框圖如圖 1－1，它主要由三部分構(gòu)成：鑒相器（PD）、環(huán)路濾波器（LPF）、壓控振蕩器（VCO）。鑒相器是相位比較裝置，用來檢測輸入信號瞬時相位θi(t)與反饋瞬時相位θo(t) 之間的相位差θe(t) ，產(chǎn)生對應(yīng)于兩信號相位差θe(t)的誤差電壓Ud(t)。環(huán)路濾波器的作用是濾除誤差電壓Ud(t)中的高頻成分和噪聲，以保證環(huán)路要求的性能，增加系統(tǒng)的穩(wěn)定性

19、。壓控振蕩器守控制電壓)uc(t)的控制，使壓控振蕩器的頻率向輸入信號的頻率靠攏，也就是使差拍頻率越來越低，直至消除頻差而鎖定。</p><p>　　圖1-1鎖相環(huán)路的基本構(gòu)成</p><p>　　鎖相環(huán)是一個相位負(fù)反饋控制系統(tǒng)。它比較輸入信號和壓控振蕩器輸出頻率之間的相位差，從而產(chǎn)生誤差控制電壓來調(diào)整壓控振蕩器的頻率，以達(dá)與輸入信號同頻。在環(huán)路開始工作時，通常輸入信號的頻率與壓控振蕩器未

20、加控制電壓時的振蕩頻率是不同的，由于兩信號之間存在固有頻差，他們之間的相位差勢必一直在變化，會不斷地變到超過 2π，而鑒相器的特性是以 2π為周期，結(jié)果鑒相器輸出的誤差電壓就在某一范圍內(nèi)擺動。在這種誤差電壓控制下，壓控振蕩器的頻率也就在相應(yīng)的范之內(nèi)變化。若壓控振蕩器的頻率能夠變化到與輸入信號頻率相等，便有可能在這個頻率上穩(wěn)定下來（當(dāng)然只有在一定的條件下才可能這樣）。達(dá)到穩(wěn)定之后，輸入信號和壓控振蕩器輸出信號之間的頻差為零，相位差不再隨時

21、間變化，誤差電壓為一固定值，這時環(huán)路就進(jìn)入鎖定狀態(tài)。</p><p>　　1.1.1鑒相器（PD）</p><p>　　鑒相器是一個相位控制比較器， 用來檢測輸入瞬時相位θi(t)與反饋瞬時相位θo(t)之間的相位差θe(t)。而輸出的誤差電壓Ud(t)是相位差θe(t)的函數(shù)。即：</p><p>　　Ud(t)=f[θe(t)]</p><p

22、>　　其中函數(shù)f[θe(t)]稱為鑒相特性。 由此可以看出鑒相器在鎖相環(huán)中起誤差敏感元件作用。常用的正弦鑒相器可用模擬乘法器與低通濾波器的串接作為模型,如圖1-2a所示；鑒相器的數(shù)學(xué)模型，如圖1-2b所示。</p><p>　　圖1-2a物理模型 圖1-2b 數(shù)學(xué)模型</p><p>　　1.1.2 壓控振蕩器（VCO）</p><p&g

23、t;　　壓控振蕩器是一個電壓—頻率變換裝置， 它的振蕩頻率應(yīng)隨輸入控制電壓uc(t)線性的變化。即：</p><p>　　ωv(t)=ωo+Kouc(t)</p><p>　　其中ωv(t)是壓控振蕩器的瞬時角頻率；Ko為壓控靈敏度，單位是[rad/s.V], ωo是環(huán)內(nèi)壓控振蕩器的自由振蕩角頻率,它也是環(huán)路的一個重要參數(shù)。 </p><p>　　實際應(yīng)用中的壓控

24、振蕩器的控制特性只有有限的線性控制范圍，超出這個范圍壓控靈敏度會下降。壓控振蕩器的輸出是反饋到鑒相器上，對鑒相器輸出誤差電壓uc(t)起作用的不是其頻率，而是相位。其傳輸函數(shù)為：</p><p>　　θo(t)=KOuc(t)/s</p><p>　　上式包含一個積分算子 1/s，這是相位與 角頻率之間的積分關(guān)系形成的。這個積分是壓 控振蕩器固有的，因此通常稱壓控振蕩是 PLL 中的固有積

25、分環(huán)節(jié)。這個積分作用在路中起著相當(dāng)重要的作用。</p><p>　　實際應(yīng)用中的壓控振蕩器的控制特性只有有限的線性控制范圍，超出這個范圍壓控靈敏度會下降。上圖中的實線是實際的壓控曲線。壓控振蕩器的輸出是反饋到鑒相器上，對鑒相器輸出誤差電壓uc(t)起作用的不是其頻率，而是相位。</p><p>　　1.1.3 環(huán)路濾波器(LPF)</p><p>　　環(huán)路濾波器具

26、有低通特性，它可以起到低通濾波器的作用，更重要的是它對環(huán)路參數(shù)調(diào)整起著決定性的作用。環(huán)路濾波器是一個線性電路，由電阻、電容、電感（有時還包括運(yùn)算放大器）組成，在時域分析中可用一個傳輸算子F(p)來表示，其中p(d≡/dt)是微分算子；在頻域分析中可用傳輸函數(shù)F(s)表示，其中s(jα+?)是復(fù)頻率；若用sj=?代入F(s)就得到它的頻率響應(yīng)F(j?),故環(huán)路濾波器模型可表示如下圖:</p><p>　　Ud(t)

27、 F(p) Uc(t) ud(s) F(s) uc(s)</p><p>　　圖1-4 環(huán)路濾波器的模型</p><p>　　環(huán)路濾波器有無源濾波器和有源濾波器兩種類型，常用的環(huán)路濾波器有 RC積分濾波器、無源比例積分濾源波器和有源比例積分濾波器。</p><p>　　1.1.4 環(huán)路的相位模型</p><

28、;p>　　前面已分別得到了環(huán)路的三個基本部件的模型，按圖1-5的環(huán)路結(jié)構(gòu)，將這三個模型連接起來得到環(huán)路的模型，如圖</p><p>　　圖1-5鎖相環(huán)路的相位模型</p><p>　　由圖上明顯看到，這是一個相位負(fù)反饋的誤差控制系統(tǒng)。輸入相位θ1(t)與反饋的輸出相位θ2(t)進(jìn)行比較，得到誤差相位θe(t)，由誤差相位產(chǎn)生誤差電壓ud(t),誤差電壓經(jīng)過環(huán)路濾波器F(s)的過濾得到

29、控制電壓uc(t),控制電壓加到壓控振蕩器上使之產(chǎn)生頻率偏移，來跟蹤輸入信號頻率ωi(t)。在uc(t)的作用下，輸出頻率ωv(t)向輸入頻率ωi(t)靠攏，一旦達(dá)到相等時，若滿足一定的條件，環(huán)路就能穩(wěn)定下來，達(dá)到鎖定。鎖定之后，被控的壓控振蕩器頻率與輸入信號頻率相等，兩者之間維持一定的穩(wěn)態(tài)相位差。[3][4][5]</p><p>　　第二章 鎖相環(huán)的工作原理</p><p>　　2.1

30、鎖相環(huán)的數(shù)學(xué)模型</p><p>　　1. 壓控振蕩器的輸出經(jīng)過采集并分頻；</p><p>　　2. 和基準(zhǔn)信號同時輸入鑒相器；</p><p>　　3. 鑒相器通過比較上述兩個信號的相位差，然后輸出一個直流脈沖電壓；</p><p>　　鎖相環(huán)路中，鑒相器的兩個輸入信號電壓分別為環(huán)路的輸入信號電壓vi(t) 和VCO電壓v0(t) 。

31、鑒相器的作用是檢測出兩個輸入電壓之間的順勢差，并產(chǎn)生相應(yīng)的輸出電壓vd(t)。若設(shè)wr為VCO未加控制電壓時的固有頻率，用來做為環(huán)路的參考角頻率，則 </p><p><b>　?。?-1）</b></p><p><b>　?。?-2）</b></p><p><b>　　即 </b><

32、;/p><p><b>　?。?-3）</b></p><p><b>　?。?-4）</b></p><p>　　式中，為起始相角，一般取， 所以。</p><p>　　采用包絡(luò)檢波器的疊加型鑒相器，他們的輸出電壓平均電壓可表示為 </p><p><b>　　（2-

33、5）</b></p><p>　　上式中；Ad為鑒相器的最大輸出電壓，為 和 的瞬時相位差。</p><p>　　4. 控制VCO，使它的頻率改變；</p><p>　　在一般情況下，壓控振蕩器的振蕩頻率隨控制電壓變化的特性是非線性的，但在有限的控制帶電壓范圍內(nèi)，可近似有下咧線性方程表示：</p><p><b>　　（

34、2-6）</b></p><p>　　式中，A0為VCO頻率控制特性曲線在處的斜率，稱為壓控靈敏度。單位為rad/s·v 。</p><p>　　根據(jù)式（2-1）將上式改為</p><p><b>　?。?-7）</b></p><p><b>　　即 </b>&

35、lt;/p><p><b>　?。?-8）</b></p><p>　　5. 這樣經(jīng)過一個很短的時間，VCO 的輸出就會穩(wěn)定于某一期望值。[6][7]</p><p>　　2.2鎖相環(huán)的跟蹤特性</p><p>　　鎖相環(huán)可用來實現(xiàn)輸出和輸入兩個信號之間的相位差同步。當(dāng)沒有基準(zhǔn)（參考）輸入信號時，環(huán)路濾波器的輸出為零（或為某

36、一固定值）。這時，壓控振蕩器按其固有頻率fv進(jìn)行自由振蕩。當(dāng)有頻率為fR的參考信號輸入時，和同時加到鑒相器進(jìn)行鑒相。如果和相差不大，鑒相器和的結(jié)果，輸出一個與uR和uv的相位差成正比的誤差電壓ud，再經(jīng)過環(huán)路濾波器濾去ud中的高頻成分，輸出一個控制電壓uc，uc將使壓控振蕩器的頻率fv（和相位）發(fā)生變化，朝著參考輸入信號的頻率靠攏，最后使fv= fR，環(huán)路鎖定。環(huán)路一旦進(jìn)入鎖定狀態(tài)后，壓控振蕩器的輸出信號與環(huán)路的輸入信號（參考信號）之間

37、只有一個固定的穩(wěn)態(tài)相位差，而沒有頻差存在。這時我們就稱環(huán)路已被鎖定。</p><p>　　環(huán)路的鎖定狀態(tài)是對輸入信號的頻率和相位不變而言的，若環(huán)路輸入的是頻率和相位不斷變化的信號，而且環(huán)路能使壓控振蕩器的頻率和相位不斷地跟蹤輸入信號的頻率和相位變化，則這時環(huán)路所處的狀態(tài)稱為跟蹤狀態(tài)。</p><p>　　鎖相環(huán)路在鎖定后，不僅能使輸出信號頻率與輸入信號頻率嚴(yán)格相位差同步，而且還具有頻率跟蹤

38、特性，所以它在電子技術(shù)的各個領(lǐng)域中都有著廣泛的應(yīng)用。[8][9]</p><p>　　第三章 鎖相環(huán)設(shè)計</p><p>　　濾波器，是一種用來消除干擾雜訊的器件，將輸入或輸出經(jīng)過過濾而得到純凈的直流電。對于特定頻率的頻點或該頻點以外的頻率進(jìn)行有效濾除的電路，就是濾波器，其功能就是得到一個特定頻率或消除一個特定頻率。</p><p>　　電源濾波器是一種無源雙向網(wǎng)

39、絡(luò)，它的一端是電源，另一端是負(fù)載。電源濾波器的原理就是一種---阻抗失配網(wǎng)絡(luò)：電源濾波器輸入、輸出側(cè)與電源和負(fù)載側(cè)的阻抗失配越大，對電磁干擾的衰減就越有效。</p><p>　　3.1 濾波器的分類</p><p><b>　　按所處理的信號：</b></p><p>　　按所處理的信號分為模擬濾波器和數(shù)字濾波器兩種。</p>&

40、lt;p>　　按所通過信號的頻段：</p><p>　　按所通過信號的頻段分為低通、高通、帶通和帶阻濾波器四種。</p><p>　　低通濾波器：它允許信號中的低頻或直流分量通過，抑制高頻分量或干擾和噪聲。</p><p>　　高通濾波器：它允許信號中的高頻分量通過，抑制低頻或直流分量。</p><p>　　帶通濾波器：它允許一定頻段的

41、信號通過，抑制低于或高于該頻段的信號、干擾和噪聲。</p><p>　　帶阻濾波器：它抑制一定頻段內(nèi)的信號，允許該頻段以外的信號通過。</p><p><b>　　按所采用的元器件：</b></p><p>　　按采用的元器件分為無源濾波器和有源濾波器兩種。</p><p>　　無源濾波器：僅由無源元件（R、L和C）組成

42、的濾波器，它是利用電容和電感元件的電抗隨頻率的變化而變化的原理構(gòu)成的。這類濾波器的優(yōu)點是：電路比較簡單，不需要直流電源供電，可靠性高；缺點是：通帶內(nèi)的信號有能量損耗，負(fù)載效應(yīng)比較明顯，使用電感元件時容易引起電磁感應(yīng)，當(dāng)電感L較大時，濾波器的體積和重量都比較大，在低頻域不適用。</p><p>　　有源濾波器：由無源元件（一般用R和C）和有源器件（如集成運(yùn)算放大器）組成。這類濾波器的優(yōu)點是：通帶內(nèi)的信號不僅沒有能量

43、損耗，而且還可以放大，負(fù)載效應(yīng)不明顯，多級相聯(lián)時相互影響很小，利用級聯(lián)的簡單方法很容易構(gòu)成高階濾波器，并且濾波器的體積小、重量輕、不需要磁屏蔽(由于不使用電感元件）；缺點是：通帶范圍受有源器件(如集成運(yùn)算放大器）的帶寬限制，需要直流電源供電，可靠性不如無源濾波器高，在高壓、高頻、大功率的場合不適用。[10]</p><p>　　3.1.1 濾波器的類型</p><p><b>　

44、　巴特沃斯濾波器</b></p><p>　　巴特沃斯相應(yīng)能夠最大化濾波器的通帶平坦度。該響應(yīng)非常平坦，非常接近DC信號，然后慢慢衰減至截止頻率點為-3dB，最終逼近-20ndB/decade的衰減率，其中n為濾波器的階數(shù)。巴特沃斯濾波器特別適用于低頻應(yīng)用，其對于維護(hù)增益的平坦性來說非常重要。</p><p><b>　　切比雪夫濾波器</b></p

45、><p>　　在一些應(yīng)用當(dāng)中，最為重要的因素是濾波器截斷不必要信號的速度。如果你可以接受通帶具有一些紋波，就可以得到比巴特沃斯濾波器更快速的衰減。</p><p>　　3.1.2 濾波器的主要參數(shù)</p><p>　　濾波器的主要參數(shù)（Definitions）中心頻率（Center Frequency）：濾波器通帶的中心頻率f0,一般取f0=（f1+f2）/2，f1、f

46、2為帶通或帶阻濾波器左、右相對下降1dB或3dB邊頻點。窄帶濾波器常以插損最小點為中心頻率計算通帶帶寬，還有截止頻率。</p><p>　　中心頻率（Center Frequency）：濾波器通帶的中心頻率f0，一般取f0=(f1+f2)/2，f1、f2為帶通或帶阻濾波器左、右相對下降1dB或3dB邊頻點。窄帶濾波器常以插損最小點為中心頻率計算通帶帶寬。</p><p>　　截止頻率（Cu

47、toff Frequency）：指低通濾波器的通帶右邊頻點及高通濾波器的通帶左邊頻點。通常以1dB或3dB相對損耗點來標(biāo)準(zhǔn)定義。相對損耗的參考基準(zhǔn)為：低通以DC處插損為基準(zhǔn)，高通則以未出現(xiàn)寄生阻帶的足夠高通帶頻率處插損為基準(zhǔn)。</p><p>　　通帶帶寬（BWxdB）：指需要通過的頻譜寬度，BWxdB=（f2-f1）。f1、f2為以中心頻率f0處插入損耗為基準(zhǔn)，下降X（dB）處對應(yīng)的左、右邊頻點。通常用X=3、

48、1、0.5 即BW3dB、BW1dB、BW0.5dB 表征濾波器通帶帶寬參數(shù)。分?jǐn)?shù)帶寬（fractional bandwidth）=BW3dB/f0×100[%]，也常用來表征濾波器通帶帶寬。</p><p>　　插入損耗（Insertion Loss）：由于濾波器的引入對電路中原有信號帶來的衰耗，以中心或截止頻率處損耗表征，如要求全帶內(nèi)插損需強(qiáng)調(diào)。</p><p>　　紋波（R

49、ipple）：指1dB或3dB帶寬（截止頻率）范圍內(nèi)，插損隨頻率在損耗均值曲線基礎(chǔ)上波動的峰-峰值。</p><p>　　帶內(nèi)波動（Passband Riplpe）：通帶內(nèi)插入損耗隨頻率的變化量。1dB帶寬內(nèi)的帶內(nèi)波動是1dB。</p><p>　　帶內(nèi)駐波比（VSWR）：衡量濾波器通帶內(nèi)信號是否良好匹配傳輸?shù)囊豁椫匾笜?biāo)。理想匹配VSWR=1：1，失配時VSWR＞1。對于一個實際的濾波器

50、而言，滿足VSWR＜1.5：1的帶寬一般小于BW3dB，其占BW3dB的比例與濾波器階數(shù)和插損相關(guān)。</p><p>　　回波損耗（Return Loss）：端口信號輸入功率與反射功率之比的分貝（dB）數(shù)，也等于|20Log10ρ|，ρ為電壓反射系數(shù)。輸入功率被端口全部吸收時回波損耗為無窮大。</p><p>　　阻帶抑制度：衡量濾波器選擇性能好壞的重要指標(biāo)。該指標(biāo)越高說明對帶外干擾信號抑

51、制的越好。通常有兩種提法：一種為要求對某一給定帶外頻率fs抑制多少dB，計算方法為fs處衰減量As-IL；另一種為提出表征濾波器幅頻響應(yīng)與理想矩形接近程度的指標(biāo)——矩形系數(shù)（KxdB＞1），KxdB=BWxdB/BW3dB，（X可為40dB、30dB、20dB等）。濾波器階數(shù)越多矩形度越高——即K越接近理想值1，制作難度當(dāng)然也就越大。</p><p>　　延遲（Td）：指信號通過濾波器所需要的時間，數(shù)值上為傳輸相

52、位函數(shù)對角頻率的導(dǎo)數(shù)，即Td=df/dv。</p><p>　　帶內(nèi)相位線性度：該指標(biāo)表征濾波器對通帶內(nèi)傳輸信號引入的相位失真大小。按線性相位響應(yīng)函數(shù)設(shè)計的濾波器具有良好的相位線性度，但頻率選擇性很差，限于脈沖、或調(diào)相信號傳輸系統(tǒng)應(yīng)用。[11][12]</p><p>　　3.1.3濾波器的主要特性指標(biāo) </p><p><b>　　1、特征頻率：<

53、/b></p><p>　?、偻◣Ы仡lfp=wp/(2p)為通帶與過渡帶邊界點的頻率，在該點信號增益下降到一個人為規(guī)定的下限。</p><p>　?、谧鑾Ы仡lfr=wr/(2p)為阻帶與過渡帶邊界點的頻率，在該點信號衰耗(增益的倒數(shù))下降到一人為規(guī)定的下限。</p><p>　　③轉(zhuǎn)折頻率fc=wc/(2p)為信號功率衰減到1/2(約3dB)時的頻率，在很多情

54、況下，常以fc作為通帶或阻帶截頻。</p><p>　　④固有頻率f0=w0/(2p)為電路沒有損耗時，濾波器的諧振頻率，復(fù)雜電路往往有多個固有頻率。</p><p><b>　　2、增益與衰耗</b></p><p>　　濾波器在通帶內(nèi)的增益并非常數(shù)。</p><p>　?、賹Φ屯V波器通帶增益Kp一般指w=0時的增益

55、；高通指w→∞時的增益；帶通則指中心頻率處的增益。</p><p>　?、趯ё铻V波器，應(yīng)給出阻帶衰耗，衰耗定義為增益的倒數(shù)。</p><p>　　③通帶增益變化量△Kp指通帶內(nèi)各點增益的最大變化量，如果△Kp以dB為單位，則指增益dB值的變化量。</p><p>　　3、阻尼系數(shù)與品質(zhì)因數(shù)</p><p>　　阻尼系數(shù)是表征濾波器對角頻率為

56、w0信號的阻尼作用，是濾波器中表示能量衰耗的一項指標(biāo)。</p><p>　　阻尼系數(shù)的倒數(shù)稱為品質(zhì)因數(shù)，是*價帶通與帶阻濾波器頻率選擇特性的一個重要指標(biāo)，Q= w0/△w。式中的△w為帶通或帶阻濾波器的3dB帶寬， w0為中心頻率，在很多情況下中心頻率與固有頻率相等。</p><p><b>　　4、靈敏度</b></p><p>　　濾波電路

57、由許多元件構(gòu)成，每個元件參數(shù)值的變化都會影響濾波器的性能。濾波器某一性能指標(biāo)y對某一元件參數(shù)x變化的靈敏度記作Sxy，定義為： Sxy=(dy/y)/(dx/x)。</p><p>　　該靈敏度與測量儀器或電路系統(tǒng)靈敏度不是一個概念，該靈敏度越小，標(biāo)志著電路容錯能力越強(qiáng)，穩(wěn)定性也越高。[13]</p><p>　　3.2 巴特沃斯濾波器的設(shè)計 </p><p>

58、;　　因為鎖相環(huán)中，我們需要將鑒相器的信號處理后傳輸給壓控振蕩器，又因為巴特沃斯濾波器具有單調(diào)下降的幅頻特性，所以本論文采用巴特沃斯低通濾波器 。 </p><p>　　濾波器的性能可以由他的輸出函數(shù)表達(dá)</p><p><b>　?。?-1）</b></p><p>　　式中； v1 v2分別為輸入電壓和輸出電壓 。</p>

59、<p>　　理想的濾波器通帶和阻帶的界限是截然劃分的，但實際上他是不可能實現(xiàn)的。用元器件可以制作出接近理想特性的濾波器。他的傳遞函數(shù)可表示為：</p><p><b>　　（3-2）</b></p><p>　　其中：a，b為常數(shù)，m，、n=1，2，3、、、（m<=n）,n為濾波器階數(shù)。如果a=0（a0除外），則傳遞函數(shù)變?yōu)椋?lt;/p>

60、<p><b>　?。?-3）</b></p><p><b>　　令上式的，=1得：</b></p><p><b>　?。?-4）</b></p><p>　　這里k為常數(shù)。歸一化為 ，</p><p>　　設(shè)定，并令k=1，2，3，........，則各項系

61、數(shù)表示如下；</p><p>　　， （3-5）</p><p>　　顯而易見，巴特沃斯濾波器的增益即為常數(shù)k。</p><p>　　對于截止頻率為的二階低通濾波器的傳遞函數(shù)可以寫成 （3-6）</p><p>　　式中常數(shù)B和C是歸一化系數(shù)，由于，這個傳遞函數(shù)可以從n=2的（3-4）演化而來；常數(shù)K為增益。</p>

62、<p>　　如圖3-1是實現(xiàn)（3-6）式低通濾波器的一種最簡單的濾波器電路。</p><p>　　圖3-1簡單的濾波器電路</p><p>　　該帶路實現(xiàn)（3-6）時有下列關(guān)系</p><p><b>　　( 3-7）</b></p><p><b>　　(3-8)</b></p&

63、gt;<p><b>　　(3-2-9)</b></p><p><b>　　整理得：</b></p><p><b>　?。?-2-10）</b></p><p><b>　　（3-11）</b></p><p><b>　?。?

64、-12）</b></p><p>　　式中C1和C2 為任意值。</p><p><b>　　先確定階數(shù)N</b></p><p>　　求出歸一化極點， 在得到歸一化低通濾波器的系統(tǒng)函數(shù)。</p><p>　　將去歸一化，將帶入。得到實際的濾波器系統(tǒng)函數(shù)</p><p>　　3.3 A

65、DF4350簡介</p><p>　　ADF4350是一款內(nèi)置片上低噪聲壓控振蕩器(VC0) 的鎖相環(huán)(PLL)。這款完整的頻率合成器支持137．5～137．5MHz工作頻率、1MHz偏移處的相位噪聲為 一 155dBc／Hz，這相當(dāng)于2．1GHz頻率下的綜合均方根 (RMS)相位誤差為0．36。，137．5MHz頻率下的綜合均方根相位誤差為 0．02。。ADF4350內(nèi)置的壓控振蕩器 (VCO)可以覆蓋2200

66、～4400MHz的頻率范圍。另外， ADF4350提供兩個射頻輸出端口，使用戶可對輸出功率進(jìn)行數(shù)字編程 。</p><p>　　與其他同類產(chǎn)品不同，ADF435O支持整數(shù)N分頻與 小數(shù)N分頻工作模式，允許用戶通過軟件控制方法確定最佳雜散與相位噪聲性能，從而實現(xiàn)最佳的性能。此外，片上 1／2／4／8或 16分頻電路使用戶能夠生成低至137.5MHz的射頻輸出頻率。</p><p>　　3.3

67、.1 ADF4350的主要特性</p><p>　　ADF4350的主要特性如下：輸出頻率范 圍為135MHz到4．35GHz；分?jǐn)?shù)N合成器和整數(shù)N合成器； 低相位噪音VCO；可編程且可被分為1／2／4／8路或16路 的輸出；典型的均方根抖動值0．5ps；3．0到3．6V電源； 1．8V邏輯兼容性；可編程雙模4／5或8／9預(yù)先分頻；可編 程輸出功率電平；RF輸出屏蔽功能；3線串行接口；模擬和數(shù)字鎖定檢測；開關(guān)

68、帶寬快速鎖定模式；減小周期滑移。</p><p>　　圖3-2 ADF4350鎖相頻率合成器內(nèi)部結(jié)構(gòu)</p><p>　　3.3.2 ADF4350的功能框圖及引腳說明 </p><p>　　ADF4350是集成了電壓控制振蕩器(VCO)的寬帶時 鐘合成器，如果和外部環(huán)路共同使用來濾除外部參考頻 率，可以確保分?jǐn)?shù)N和整數(shù)N鎖相環(huán)(PLL)頻率合成器 的執(zhí)行，其輸

69、出頻率在2．2GHz到4．4GHz之間。針對那些需要隔離的應(yīng)用，RF輸出級可以被屏蔽。屏蔽功能既可以通過引腳控制，也可以通過軟件控制。ADF4350 還可提供輔助RF輸出，并具有省電模式。所有寄存器的 控制都是通過一個3線接口進(jìn)行的。該設(shè)備在3．0～ 3．6V電源的供電下運(yùn)行，并提供省電模式。 ADF4350主要應(yīng)用于無線基礎(chǔ)設(shè)施(WCDMA、TDCDMA、wiMax、 GSM、PCS、DCS、DECT)、測試設(shè)備、時鐘生成、無線 L

70、ANs及CATV設(shè)備等。</p><p>　　圖3-3 AFD4350器件</p><p>　　ADF4350引腳說明如下：</p><p>　　CLK(1)：串行時鐘輸入端。高阻CM0S輸入，數(shù)據(jù) 在時鐘上升沿鎖存在32位移位寄存器中。</p><p>　　DATA(2)：串行數(shù)據(jù)輸入端。高阻CM0S輸入，串 行數(shù)據(jù)首先加載MSB，第三位

71、LsB為控制位。 </p><p>　　LE(3)：加載使能端。CMOS輸入，當(dāng)LE高電平時數(shù) 據(jù)存人移位寄存器。 </p><p>　　CE(4)：芯片使能端。該引腳邏輯低電平關(guān)閉裝置，使電荷泵處于三態(tài)模式；引腳邏輯高電平時，由電源關(guān)閉位的狀態(tài)啟動裝置。 </p><p>　　SW(5)：快鎖開關(guān)。從環(huán)路濾波器與該引腳相連即可使用快鎖模式。 </p>

72、<p>　　(6)：電荷泵電源該引腳相當(dāng)于AVm，去耦電容到地盡可能放置在靠近該引腳的位置。 </p><p>　　(7)：電荷泵輸出端。啟動時，提供士給外部 環(huán)路濾波器，連接環(huán)路濾波器至以驅(qū)動內(nèi)部VCO。</p><p>　　(8)：電荷泵地。這是 地返回引腳</p><p>　　AGND(9)：模擬地。這是地返回引腳。</p><

73、;p>　　(1O)：模擬電源。電源范圍3．O～3．6V。去耦電容到地盡可能放置在靠近該引腳的位置， 必須與 值相同。 </p><p>　　(11，18，21)：VCO模擬地。 </p><p>　　A+(12)、A_(13)：VCO輸出和互補(bǔ)輸出。輸出是可編程的，可得到VCO的基本輸出或分頻輸出。</p><p>　　B+(14)、 B- (15)：

74、VCO輔助輸出和輔助 互補(bǔ)輸出。輸出是可編程的，可得到VCO的基本輸出或分頻輸出。 </p><p>　　(16，17)：VCO電源。電源范圍3．o～3．6V。 去耦電容到地盡可能放置在靠近該引腳的位置，必須 和值相同。 </p><p>　　TEMP(19)：溫度補(bǔ)償輸出。</p><p>　　VTUNe(20)：控制 VCO的輸入。該電壓是由濾波 輸出電壓得到，

75、它決定輸出頻率。</p><p>　　(22)：在該端與地之間連接一個電阻設(shè)置電荷泵輸出電流，在R 端標(biāo)稱偏置電壓為O．55V，和的關(guān)系式為：</p><p>　　= 25．5／‘ 這里：=5． 1K，= 5mA。</p><p>　　(23)：在一半調(diào)諧范圍，內(nèi)部補(bǔ)償其偏差。</p><p>　　(24)：參考電壓。</p&g

76、t;<p>　　LD(25)：鎖定檢測輸出端。該端輸出一個邏輯高電平表明鎖相環(huán)鎖定，輸出低電平即失鎖。</p><p>　　(26)：RF電源關(guān)閉。該端邏輯低電平時屏蔽 RF輸出，這一屏蔽功能可用軟件控制。</p><p>　　DGND(27)：數(shù)字地。</p><p>　　(28)：數(shù)字電源。該端應(yīng)與電壓相同。</p><p>

77、;　　(29)：參考輸入 這是一個以／2為標(biāo)稱起 點的CMOS輸入，相當(dāng)于100K輸入電阻的DC。這個 輸入電壓能夠驅(qū)動一個TTL或CMOS晶體振蕩器，也可 以進(jìn)行交流耦合。 </p><p>　　MUXOUT(3O)：復(fù)合輸出。它允許鎖定檢測，配置RF，或配置參考頻率進(jìn)入外部鏈接部分。</p><p>　　SDG (31)：數(shù)字 -△調(diào)節(jié)器地。</p><p>　

78、　SDVDD(32)：數(shù)字E-A調(diào)節(jié)器電源。應(yīng)與值相同。[14][15]</p><p><b>　　3.4環(huán)路設(shè)計</b></p><p>　　環(huán)路濾波器是一個低通濾波器, 用來濾除高頻雜散信號。為了對雜波的抑制達(dá)到60 dBc, 本文選用三階無源環(huán)路濾波器, 為了實現(xiàn)較快的鎖定, 本文設(shè)計的環(huán)路帶寬為100 kHz, 環(huán)路濾波器的具體參數(shù)可以通過ADS仿真軟件設(shè)計

79、。經(jīng)過優(yōu)化后的環(huán)路濾波器的仿真圖如圖4-5所示。圖3-5中環(huán)路濾波器參數(shù)為: C1 = 18 pF, C 2 = 220 pF, C3 = 8. 5 pF, R 1 a=6. 2 kΩ, R 1 = 18 kΩ, R2 = 30 kΩ。在電路調(diào)試時, 上述參數(shù)還需根據(jù)實際情況進(jìn)行更改和優(yōu)化。</p><p>　　圖3-4 環(huán)路濾波器仿真電路圖</p><p>　　3.4.1 系統(tǒng)實現(xiàn)<

80、;/p><p>　　ADF4350鎖相頻率合成器與單片機(jī)ATMEGA8的主要連接圖如圖3-6所示。圖中, 單片機(jī)的雙向I /O口PC0 ~ PC4 分別與ADF4350 的CE、LE、DATA、CLK、LD連接。CLK 為串行時鐘輸入, CE 為芯片使能, LE為加載使能, DATA 為串行數(shù)據(jù)輸入, LD 鎖定檢測輸出引腳, 此引腳輸出邏輯高電平表示鎖相環(huán)鎖定。圖3-5為數(shù)據(jù)寫入寄存器的時序電路圖。LE 下降沿提供

81、串行數(shù)據(jù)同步, 之后, CLK 上升沿來時, DATA從MSB開始依次寫入32位移位寄存器中, 直到LSB寫入到32位移位寄存器后, 在LE的上升沿將存儲在32位移位寄存器中的數(shù)據(jù)一次傳給R 0 ~ R5 中的一個寄存器, 用于對R0 ~ R5 初始化。</p><p>　　由于篇幅限制, 本文僅給出了單片機(jī)的PC2發(fā)送一個字節(jié)的程序。PC3用來產(chǎn)生控制時鐘CLK。</p><p>　　v

82、oid PORTC2_sent_1_byte( unsigned int databyte)</p><p>　　{ unsigned int save;</p><p><b>　　int ;i</b></p><p>　　for( i= 0; i< = 7; i+ + )</p><p>　　{ PORTC&a

83、mp; = ~ B IT( 3); / /PC3置0;</p><p>　　PORTD& = ~ BIT( 5); / / PD5置0;</p><p>　　save= databyte􀀁 ;i / /將databyte左移i位后給save</p><p>　　if( save& 0x80) PORTC |= B IT( 2); /

84、 / 若save的最高位為1則PC2置1;</p><p>　　else PORTC& = ~ BIT( 2); / / 若save的最高位為0則PC2置0;</p><p>　　PORTC |= BIT( 3); / / PC3置1;</p><p>　　PORTD |= BIT( 5); / / PD5置1;</p><p>　　

85、s_ms( 50); / /延時50ms</p><p>　　PORTC& = ~ BIT( 3); / / PC3置0;</p><p>　　PORTD& = ~ BIT( 5); / / PD5置0;</p><p>　　s_ms( 50); / / 延時50ms</p><p><b>　　}</b>

86、;</p><p><b>　　}</b></p><p><b>　　圖3-5時序電路圖</b></p><p>　　圖3-6 單片機(jī)與ADF4350主要連接圖</p><p>　　3.4.2 VCO的調(diào)節(jié)</p><p>　　壓控振蕩器HMC509LP5，供電電壓為5V

87、，在使用之前先將HMC509LP5的芯片焊接在電路當(dāng)中，在21腳加入供電電壓5V，使VCO處于工作狀態(tài)，19腳的輸出短接頻譜分析儀，利用外接電源調(diào)出一個電壓小于5V的電壓，加入到HMC509LP5的29腳電壓控制角，觀察頻譜分析儀的輸出是否有信號。如果有信號輸出，表明VCO已處于正常的工作狀態(tài)。</p><p>　　根據(jù)HMC509LP5的電壓控制曲線，如圖3-8所示。</p><p>　

88、　由圖3-7可知，壓控振蕩器HMC509LP5設(shè)計輸出頻率如果在7.8-8.6GHz之間，控制電壓應(yīng)在3-8V之間。</p><p>　　如圖3-7所示，在工作電壓為5V時，HMC509LP5的控制電壓（VTUNE）與輸出頻率之間的曲線關(guān)系為電壓增加，輸出頻率增加，輸出頻率和控制電壓之間成正比。</p><p>　　圖3-7 HMC509LP5的控制電壓與輸出頻率關(guān)系曲線</p&g

89、t;<p>　　外接電壓源調(diào)節(jié)一個電壓為3 V的電壓信號加到HMC509LP5的29腳電壓控制角，觀察頻譜分析儀的輸出在7.8GHz頻率左右；再調(diào)節(jié)29角的外接控制電壓到8V，觀察頻譜分析儀的輸出在8.8GHZ頻率左右。</p><p>　　由圖3-8可知，壓控振蕩器HMC509LP5設(shè)計輸出頻率如果在7.8-8.6GHz之間，控制電壓應(yīng)在3-8V之間。</p><p>　　

90、3.4.3 分頻器的調(diào)節(jié)</p><p>　　將分頻器HMC365S8G的4引腳接5V的工作電壓，5引腳接壓控振蕩器HMC509LP5的12引腳，3引腳接頻譜分析儀。</p><p>　　在壓控振蕩器HMC509LP5的19引腳輸出信號的同時，12引腳輸出一個2分頻信號，我們將這個信號接入分頻器HMC365S8G進(jìn)行4分頻，重復(fù)壓控振蕩器的調(diào)節(jié)過程的同時，在HMC365S8G的3引腳接頻譜

91、分析儀觀察，是否有4分頻的信號輸出，如果有說明分頻器工作正常。</p><p>　　3.4.4直流控制電壓</p><p>　　通過3.4.2步我們可以知道，輸出頻率7.8-8.6GHz之間可調(diào)，控制電壓必須在3~10V之間可變。這就要求我們VCO的控制電壓必須在3-8V之間才能滿足設(shè)計要求。</p><p>　　在調(diào)試的時候，考慮到鎖相芯片ADF4350的輸出最高

92、控制電壓小于電源電壓5V，不能滿足3-8V的要求，所以ADF4350電荷泵的輸出經(jīng)低通濾波器后得到一個直流電壓后必須通過加法器得到另一個電壓進(jìn)行補(bǔ)充。</p><p>　　本設(shè)計采用TMS320LF2407控制鎖相芯片ADF4350和D/A芯片MAX538的方式得到兩個直流電壓，兩個直流電壓經(jīng)加法器疊加后得到控制VCO的電壓，由于D/A芯片MAX538輸出可以在工作電壓5V以內(nèi)，這樣VCO的控制電壓范圍基本滿足。

93、[16]</p><p>　　3.5鎖相環(huán)系統(tǒng)仿真</p><p>　　3.5.1寄存器參數(shù)設(shè)置</p><p>　　設(shè)計中使用10MHz晶振或者信號源做為參考輸入，差分3.45GHz輸出。采用小數(shù)分頻模式，低噪聲模式，鑒相器頻率為20MHz，環(huán)路濾波器帶寬為100KHz，分頻比172.5。設(shè)計中使用FPGA（Xilinx V5FX70T）來進(jìn)行SPI配置。<

94、/p><p>　　另外，設(shè)計時將LD管腳連接上一個LED燈，程序中配置成模擬鎖定，來觀察鎖相環(huán)是否鎖定。</p><p>　　寄存器配置的數(shù)據(jù)為：</p><p>　　Regisiter5: </p><p>　　32'h00C00005;</p><p>　　Regisiter4: </p><

95、;p>　　32'h000803FC;</p><p>　　Regisiter3: </p><p>　　32'h000101B3;</p><p>　　Regisiter2: </p><p>　　32'h06005E42;</p><p>　　Regisiter1: </p>

96、<p>　　32'h0800FD01;</p><p>　　Regisiter0: </p><p>　　32'h00563E80;</p><p>　　鎖相環(huán)原理圖設(shè)計主要包括電源電路設(shè)計，F(xiàn)PGA輸入信號電路設(shè)計，管腳去藕設(shè)計，外接環(huán)路濾波器設(shè)計，輸出電路匹配設(shè)計，具體電路圖見圖3-8。</p><p>　　

97、圖3-8 ADF4350外圍電路圖</p><p>　　由于PLL電源和電荷泵電源質(zhì)量要求比較高，所以電源要具有良好的退耦，相比之下，電荷泵的電源具有更加嚴(yán)格的要求。具體實現(xiàn)如下：</p><p>　　在電源引腳出依次放置0.1µF，0.01µF，100pF的電容。最大限度濾除電源線上的干擾。大電容的等效串聯(lián)電阻往往較大，而且對高頻噪聲的濾波效果較差，高頻噪聲的抑制需要

98、用小容值的電容。如圖2可以看到，隨著頻率的升高，經(jīng)過一定的轉(zhuǎn)折頻率后，電容開始呈現(xiàn)電感的特性。不同的電容值，其轉(zhuǎn)折頻率往往不同，電容越大，轉(zhuǎn)折頻率越低，其濾除高頻信號的能力越差。[17]</p><p>　　圖3-9 電容阻抗特性分析</p><p><b>　　3.5.2測試步驟</b></p><p>　　1.檢查電路焊接無誤，上電查看電流

99、在正常值范圍，電路中電壓測量正常。</p><p>　　2.為了測試外接晶振性能，先使用信號源產(chǎn)生20MHz的時鐘輸入信號接到CLK管腳。再接上信號源、頻譜儀，用FPGA將配置信息下載到PLL，PLL輸出隨每次通斷電結(jié)果時有時無，有輸出時頻率也不對。</p><p>　　圖3-10 測試平臺</p><p>　　3.檢查電路連接，發(fā)現(xiàn)FPGA和PLL沒有共地，共地后

100、測試，仍然沒有結(jié)果，此時電流在80mA左右，datasheet上查看正常工作時電流在140mA左右。</p><p>　　4.分析：有幾次信號輸出，說明電路能夠正常工作，主要可能是配置數(shù)據(jù)不正確或者沒有配置下去。</p><p>　　5.將這些電容拿掉，重新配置，結(jié)果還是不對，是否是SPI配置速度太快，PLL芯片來不及響應(yīng)，當(dāng)前配置速度為10MHz，雖然PLL的datasheet上說明配置

101、速度最高可以支持到20MHz，但也只是給出了最大值，沒有典型值，決定將速度改低試試。</p><p>　　6.將速度改為1M，重新配置，結(jié)果還是不對，使用邏輯分析儀抓取PLL這邊SPI數(shù)據(jù)。</p><p>　　7.再次使用邏輯分析儀抓取PLL這邊SPI數(shù)據(jù)。發(fā)現(xiàn)在數(shù)據(jù)和LE上有很多毛刺，持續(xù)時間達(dá)到100ns，PLL的datasheet顯示LE引腳只要持續(xù)高電平20ns即可將數(shù)據(jù)鎖存進(jìn)P

102、LL，毛刺會干擾數(shù)據(jù)鎖存。</p><p>　　圖3-11 配置數(shù)據(jù)抓取結(jié)果</p><p>　　8.在DATA,SCLK管腳上焊接并聯(lián)到地的電容，另外在LE引腳也加上并聯(lián)到地的電容，以濾除毛刺（如圖3-12）。重新配置，此時抓取的波形顯示已沒有毛刺（如圖3-13），但是依然無法鎖定。</p><p>　　圖3-12 FPGA與ADF4350控制接入圖示</p

103、><p>　　圖3-13 配置數(shù)據(jù)抓取結(jié)果</p><p>　　9. 重新焊接環(huán)路濾波器，鎖定，LED燈亮，輸出3.45GHz 信號。測試的相位噪聲結(jié)果如下：10KHz的相位噪聲如圖3-15所示</p><p>　　-76.09dBc/Hz 1KHz offset@3.45GHz</p><p>　　-87.50dBc/Hz 10KHz offs

104、et@3.45GHz</p><p>　　圖3-14 10KHz offset@3.45GHz相位噪聲</p><p><b>　　第四章 總結(jié)</b></p><p>　　本文介紹了鎖相環(huán)路的組成原理，提出了基于ADF4350的鎖相環(huán)設(shè)計方案，然后對小數(shù)分頻芯片ADF4350的參數(shù)設(shè)置進(jìn)行了詳細(xì)分析。利用ADI公司的ADF4350芯片能實現(xiàn)鎖

105、相環(huán)，能簡化系統(tǒng)的結(jié)構(gòu)、降低成本。</p><p>　　鎖相環(huán)技術(shù)可以調(diào)制穩(wěn)定的信號，在信號發(fā)射方面有很廣的應(yīng)用，所以，掌握鎖相環(huán)技術(shù)是十分必要的。我通過研究鎖相環(huán)的構(gòu)成與工作原理，分析認(rèn)為全數(shù)字鎖相環(huán)技術(shù)發(fā)展迅猛。我通過研究相關(guān)芯片與單片機(jī)，受益匪淺。</p><p>　　由于作者的水平有限，論述的鎖相環(huán)還存在待改善之處，作者的設(shè)計是實現(xiàn)鎖相環(huán)系統(tǒng)諸多方案的一種，論述比較膚淺，隨著技術(shù)、

106、器件、工藝水平的進(jìn)展，有望使低通濾波器的設(shè)計更加合理。</p><p>　　在測試中我還有以下的問題歸納：</p><p>　　1.先把ADF4350板子上電，然后進(jìn)行SPI配置。要注意上電順序相當(dāng)重要，如果ADF4350和FPGA同時供電，可在程序上作一定的延時來避免同時上電。如果配置沒有結(jié)果，可以通過邏輯分析儀來抓取配置數(shù)據(jù)，分析程序是否正確。如果配置數(shù)據(jù)無問題，可以在clk,data

107、,le管腳并聯(lián)10K的電阻來保證數(shù)據(jù)能下進(jìn)ADF4350。</p><p>　　2.如果配置數(shù)據(jù)沒有問題，輸出鎖定的頻率不正確，很大的可能是環(huán)路濾波器焊接的問題，根據(jù)調(diào)試經(jīng)驗，這種情況下，大部分都能通過重新焊接來鎖定。</p><p>　　3.因為小數(shù)分頻雜散比較大，所以可以選擇整數(shù)分頻模式。調(diào)試中也進(jìn)行了相關(guān)的實驗，影響不是很大，大家也可以做相關(guān)的實驗。</p><p

108、>　　4.參考時鐘的信號質(zhì)量對芯片的時鐘輸出質(zhì)量影響很大，所以盡量選用質(zhì)量好的時鐘源。</p><p>　　5.環(huán)路濾波器的帶寬選擇，測試最終選擇了100KHz的環(huán)路帶寬，測試中也嘗試了更低的環(huán)路帶寬，比如50KHz，但是影響鎖定時間或者無法鎖定。</p><p>　　以上就是我對ADF4350的使用總結(jié)，歡迎大家批評指正。</p><p><b>

109、　　致 謝</b></p><p>　　在我的論文完成之際，我向我的XX導(dǎo)師、XX導(dǎo)師表示深深的感謝。在我整個的學(xué)業(yè)期間老師都給予了大量的關(guān)懷和幫助，使我具有了科研工作能力，使我收獲良多。老師深厚的學(xué)術(shù)造詣、豐富的實踐經(jīng)驗、對科技前沿敏銳的洞察力、嚴(yán)謹(jǐn)?shù)闹螌W(xué)作風(fēng)、縝密的思維方式給了我極大的幫助和啟發(fā)，使我終生受益。在事業(yè)上的開拓精神也為我樹立了學(xué)習(xí)的榜樣，在此謹(jǐn)向老師表示最誠摯的敬意和最衷心的感謝

110、。 </p><p>　　學(xué)習(xí)期間，同學(xué)們在系統(tǒng)的開發(fā)上給予我很大的幫助，他們的許多見解使我受益匪淺，在此表示感謝。系統(tǒng)的開發(fā)上給予我很大的幫助，他們的許多見解使我受益匪淺，在此表示感謝。</p><p>　　畢業(yè)即將結(jié)束，我也要告別大學(xué)生活，在畢業(yè)前的最后一刻，這是我向老師和同學(xué)們交上的最后答卷，為我的學(xué)習(xí)生活畫上圓滿句號。由于本人能力有限，加上時間倉促，難免有不足之處，

111、望各位老師不吝指正，我在此深表感謝</p><p>　　再次感謝老師的指導(dǎo)，感謝百忙之中審閱論文的各位老師和專家，您們辛苦了！</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1]馬國勝，楊鷺怡.ADF4350低相噪頻率合成器在射頻無線通信設(shè)備中的應(yīng)用[J].應(yīng)用天地，2009，28（4）：65-69</p>

112、<p>　　[2]孔德昭，卞長弘，高洪民.微波集成鎖相環(huán)芯片ADF4106及其應(yīng)用[J].電子元器件應(yīng)用，2006 103-105</p><p>　　[3]李丹，劉宏立.鎖相頻率合芯片ADF4360_1及其在24G射頻發(fā)射機(jī)中的應(yīng)用[J].儀器儀表用戶，2006,13（4）：96-98</p><p>　　[4]Wideband Synthesizer with Integra

113、ted VCO ADF4350 Datasheet[DB].Analog Deices 2008</p><p>　　[5]Eagle S，金玲.1.2GHz~2.1GHz的寬帶頻率合成器設(shè)計[J/OL]. </p><p>　　[6]譚熾州.60GHz毫米波鎖相源：[碩士學(xué)位論文].成都：電子科技大學(xué)無線電物理，2005:11~19</p><p>　　[7]劉穎