基于FPGA的數(shù)字化中頻接收處理系統(tǒng)的研究.pdf

1、軟件無(wú)線電是無(wú)線電領(lǐng)域研究的熱點(diǎn)，現(xiàn)階段限于硬件發(fā)展水平，大多采用寬帶中頻帶能采樣數(shù)字化結(jié)構(gòu)，數(shù)字中頻技術(shù)成為實(shí)現(xiàn)該結(jié)構(gòu)的關(guān)鍵技術(shù)。傳統(tǒng)的用FPGA器件實(shí)現(xiàn)數(shù)字中頻處理大多通過(guò)繁瑣的VHDL編程來(lái)實(shí)現(xiàn)的，存在設(shè)計(jì)難度大、周期長(zhǎng)等問(wèn)題。本文從軟件無(wú)線電的概念出發(fā)，研究基于Matlab/DSP Builder的窗口化設(shè)計(jì)的數(shù)字中頻處理技術(shù)的FPGA實(shí)現(xiàn)方案，并對(duì)設(shè)計(jì)的系統(tǒng)進(jìn)行了Matlab仿真和Quartus平臺(tái)下的功能仿真。 論文

2、主要工作和結(jié)論如下： (1)針對(duì)傳統(tǒng)的數(shù)字化中頻處理技術(shù)的FPGA實(shí)現(xiàn)中的編程的復(fù)雜性，提出一種基于Simulink/DSP Builder的窗口化的設(shè)計(jì)方案。該方案采用SignalCompiler模塊將Simulink模型文件轉(zhuǎn)化為FPGA實(shí)現(xiàn)所需要的VHDL代碼。該設(shè)計(jì)方案使得基于硬件描述語(yǔ)言(VHDL)編程的數(shù)字化電子系統(tǒng)的FPGA實(shí)現(xiàn)變得簡(jiǎn)捷而高效，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性。 (2)為解決信號(hào)解調(diào)所需的載波信號(hào)，設(shè)計(jì)了

3、基于直接數(shù)字頻率合成技術(shù)(DDS)的數(shù)控振蕩器(NCO)。該技術(shù)按一定的相位間隔，將待產(chǎn)生的波形幅度的二進(jìn)制數(shù)據(jù)存儲(chǔ)于高速存儲(chǔ)器作為查找表，用參考頻率源作為時(shí)鐘，用頻率控制字決定每次從查找表中取出波形數(shù)據(jù)的相位間隔，以產(chǎn)生不同的輸出頻率。實(shí)驗(yàn)結(jié)果表明，該數(shù)控振蕩器能產(chǎn)生高穩(wěn)定度和高精度的頻率參考源。 (3)為降低信號(hào)速率，提取有用信號(hào)，提出采用多級(jí)級(jí)聯(lián)的方式來(lái)實(shí)現(xiàn)低通濾波器的方案，設(shè)計(jì)了ClC濾波器、半帶濾波器和FlR濾波器三級(jí)