EPA控制芯片的研究與設(shè)計(jì).pdf

1、本論文的內(nèi)容是EPA(Ethernet for PlantAutomation)控制芯片的研究與設(shè)計(jì). 商用以太網(wǎng)具有通信帶寬大，通用性和一致性好等優(yōu)點(diǎn)，但受限于其在數(shù)據(jù)傳輸過程中使用的算法，傳統(tǒng)以太網(wǎng)無法滿足工業(yè)控制中最為關(guān)心的實(shí)時(shí)性要求。EPA協(xié)議正是在這樣的背景下，由浙江大學(xué)、浙江中控技術(shù)有限公司等單位聯(lián)合成立的標(biāo)準(zhǔn)起草工作組，經(jīng)過3年多的技術(shù)攻關(guān)，提出的基于工業(yè)以太網(wǎng)的實(shí)時(shí)通信控制系統(tǒng)解決方案.該標(biāo)準(zhǔn)已經(jīng)被列為實(shí)時(shí)以太網(wǎng)

2、應(yīng)用行規(guī)國際標(biāo)準(zhǔn)之一。 EPA控制芯片旨在將EPA協(xié)議中應(yīng)用層以下的所有較固定的功能以硬件芯片的形式實(shí)現(xiàn)出來.基于該芯片，設(shè)備制造商們可以集中精力開發(fā)設(shè)備在應(yīng)用層中的功能，不需要重復(fù)開發(fā)設(shè)備通信鏈路上的功能模塊，從而大大減少了設(shè)備的開發(fā)成本，這對(duì)我國在工控領(lǐng)域首個(gè)國際標(biāo)準(zhǔn)的推廣具有及其深遠(yuǎn)的意義. 本文按照數(shù)字專用集成電路的標(biāo)準(zhǔn)設(shè)計(jì)流程，依次描述了EPA控制芯片的系統(tǒng)級(jí)設(shè)計(jì)、模塊的邏輯設(shè)計(jì)與仿真驗(yàn)證、FPGA驗(yàn)證和芯片測(cè)

3、試及結(jié)果分析。其中重點(diǎn)包括：從實(shí)踐中總結(jié)出來的邏輯設(shè)計(jì)基本理論、芯片系統(tǒng)設(shè)計(jì)需要考慮的因素、EPA芯片中發(fā)送緩沖區(qū)內(nèi)存管理模塊的設(shè)計(jì)及結(jié)構(gòu)優(yōu)化、ARP(Address Resolution Protoco1)地址解析協(xié)議的實(shí)現(xiàn)、PTP(Precise Time Protoco1)時(shí)間同步協(xié)議的同步精度分析及驗(yàn)證、EPA控制芯片的FPGA驗(yàn)證等內(nèi)容. EPA控制芯片的FPGA實(shí)現(xiàn)能夠穩(wěn)定運(yùn)行，所有設(shè)計(jì)的功能通過了驗(yàn)證，證明了邏輯設(shè)

4、計(jì)的正確性.測(cè)試過程在自建的虛擬EPA網(wǎng)絡(luò)中進(jìn)行，使用到了自行編寫的Visual Basic(VB)測(cè)試程序及Ethereal等網(wǎng)絡(luò)數(shù)據(jù)包抓取工具. 芯片在中芯國際(SMIC)0.18um工藝上流片，采用QFP80形式的封裝。芯片的基本功能測(cè)試結(jié)果與FPGA實(shí)現(xiàn)的測(cè)試結(jié)果相同，但在從FPGA實(shí)現(xiàn)到ASIC實(shí)現(xiàn)的轉(zhuǎn)換過程中，因兩者的FIFO實(shí)現(xiàn)出現(xiàn)不一致使得芯片的部分功能不正確。本文從邏輯設(shè)計(jì)基本方法的角度分析的問題產(chǎn)生的根源，并

5、提出了在以后流片中避免出現(xiàn)類似錯(cuò)誤的策略。 本論文的主要?jiǎng)?chuàng)新點(diǎn)包括：第一，獨(dú)創(chuàng)性地提出了邏輯設(shè)計(jì)的一種基本方法：將邏輯設(shè)計(jì)分解為信息的表達(dá)和信息的傳遞兩部分，該方法源于實(shí)踐，也在實(shí)踐中得到驗(yàn)證；第二，在EPA芯片的發(fā)送緩沖設(shè)計(jì)中，提出了適合硬件實(shí)現(xiàn)的、基于頁的非連續(xù)內(nèi)存分配算法，并通過對(duì)比實(shí)驗(yàn)證明了該算法在內(nèi)存使用效率上的優(yōu)越性；第三，理論分析了在EPA協(xié)議這一特殊環(huán)境下，PTP同步精度的影響因素，提出了提高同步精度的方法，最后