變頻控制芯片的SOC設(shè)計.pdf

1、本設(shè)計針對當前國內(nèi)變頻控制芯片的研發(fā)現(xiàn)狀，設(shè)計了一款具有自主知識產(chǎn)權(quán)、具有獨立系統(tǒng)架構(gòu)、擁有較強通用性的變頻控制芯片。該款SOC芯片的設(shè)計與實現(xiàn)體現(xiàn)出了研發(fā)者在芯片設(shè)計方法學及芯片架構(gòu)上的有益探索。
　　 本文詳細介紹了變頻控制芯片SOC的整體架構(gòu)，以及這款SOC芯片的全流程設(shè)計與實現(xiàn)，包括SOC中各個模塊的RTL級設(shè)計、邏輯綜合、可測性設(shè)計、版圖布局布線設(shè)計和整個SOC芯片的靜態(tài)時序分析和等價性驗證。
　　 作者首先介

2、紹了SOC芯片設(shè)計的方法學和IP復用技術(shù)，在此基礎(chǔ)上提出了變頻控制SOC芯片的架構(gòu)，完成了功能定義、模塊劃分、CPU的選取和裁剪以及總線類型的選擇等。接著，闡述了SOC中主要IP的邏輯設(shè)計和物理設(shè)計以及生成硬核后嵌入到整個SOC中的方法。在邏輯設(shè)計中，完成了IP的RTL級的功能描述、功能仿真以及邏輯綜合。在物理設(shè)計中，詳細描述了IP核的面積、電源引腳等信息以及生產(chǎn)版圖后的仿真。然后，介紹了整個SOC的芯片級設(shè)計，主要包括電源的引入和pa

3、d的選擇，以及hard macro的布局等。最后，對整個SOC芯片進行分析和驗證，包括：功能仿真、靜態(tài)時序分析和等價性驗證等。
　　 本設(shè)計采用自頂向下的設(shè)計方法，設(shè)計中所有的模塊均采用Verilog HDL來實現(xiàn)RTL級的描述，通過Design Compiler工具實現(xiàn)模塊和整個SOC的邏輯綜合，使用DFT Compiler進行可測性設(shè)計，使用IC Compiler來進行版圖設(shè)計以及最后使用Conformal進行等價性驗證。<

4、br>　　 該設(shè)計的主要貢獻是基于變頻控制芯片，提供了一個完整的SOC設(shè)計流程。其中，包括IP核的設(shè)計與SOC芯片的設(shè)計及IP復用技術(shù)，解決了芯片設(shè)計過程中的諸多難點，如：SOC系統(tǒng)的基本構(gòu)架的搭建和各個模塊之間的協(xié)同工作；SOC系統(tǒng)中核心處理模塊OR1200的源代碼的裁剪；各個模塊之間異步邏輯接口的設(shè)計；IP核嵌入SOC芯片中的布局規(guī)劃等。本款變頻控制SOC芯片不僅實現(xiàn)了特定的變頻控制輸出，還可以根據(jù)軟件工程師編寫的軟件程序，對寄存